1 Introducció als dispositius programables (FPGAs) Rosa M. Badia.

transcript

Introducció als dispositius programables (FPGAs)

Rosa M. Badia

1. Introducció2. Antecedents3. Tecnologies de programació4. Exemples de dispositius

comercials

Bibliografia

• Architecture of FPGAs and CPLDs: A tutorial, Stephen Brown and Jonathan Rose

1. Introducció

• FPGA: Field Programmable Gate Array

• Són dispositius en els que la seva funcionalitat no està totalment definida en la fabricació: són programables

1. Introducció

• Avantatges principals:– Fabricació instantánea– Costos fixes baixos– Facilitat per fer canvis en el disseny

2. Antecedents

• PROMs: es poden utilitzar els bits d’adreça com a entrades del circuit i els bits de dades com a sortides

• Inconvenient: normalment les funcions lògiques no necessiten tota la PROM (solució ineficient)

2. Antecedents

• PLAs (Programmable Logic Arrays): pla d’ANDs i pla d’ORs programable

• Primera implementació de Philips 1970

• Degut a que els circuits inicials eren lents, apareixen les PALs (Programmable Array Logic)

2. Antecedents: PAL

• Pla d´ANDs programable

• Pla d’ORs fixe• Afexeigen un flip-

flop a la sortida de les ORs de manera que es poden configurar com a circuits seqüencials

2. Antecedents

• SPLD (Simple Programmable Logic Devices): agrupa les PALs, PLAs i altres dispositius semblants

• CPLDs (Complex PLDs): agrupació de multiples SPLDs en un xip amb interconnexió programable

• Per extensió els CPLDs també són considerats FPGAs

2. Antecedents

• Field-Programmable Logic Array: consisteix en una matriu de elements (blocs lògics) i elements d’interconnexió

• S’ha de configurar tant els elements lògics com els d’interconnexió

2. Antecedents: Estructura d’un FPGA

• Blocs lògics configurables

• Interconnexió configurable

• Blocs d’entrada sortida configurables

3. Tecnologies de programació

• Fusibles• Fusibles amb tecnologia

EPROM/EEPROM• Connexions SRAM• Antifusibles

• En programació s’aplica un corrent determinat als transistors que han de ser implementats

• SPLDs, CPLDs

• Connexions controlades per bits SRAM

• FPGAs

• Originalment són circuits oberts• Esdevenen una resistència petita en ser

programats • FPGAs• Actel Antifuse (PLICE): bocata de dos nivells de

material conductor i un aillant. El material aillant en ser programat passa a ser conductor

4. Exemples de dispositius CPLDs

• Altera MAX 7000– Array de blocs logics: Logic Array Blocs

(LABs)– Interconnexió programable:

Programmable Interconnect Array (PIA)– El PIA pot connectar qualsevol parell

de LABs– Tecnologia EPROM o EEPROM

Arquitectura general de l’Altera MAX 7000

• Estructura del LAB:– Cada LAB té 16 macrocells– Cada macrocell té un conjunt de

termes AND connectats a una OR i un flip-flop

– El nombre d’entrades de l’OR és variable; fins a 5 entrades provinents de la mateixa macrocell i fins a 15 d’altres macrocells del mateix LAB

LAB de l’Altera MAX 7000

Macrocell de l’Altera MAX 7000

• Cypress FLASH370– Tecnologia EPROM FLASH– Ofereix més pins d’E/S que altres xips

equivalents– Arquitectura típica de CPLD amb

diversos blocs tipus PAL connectats amb una PIM (Programmable Interconnect Matrix)

– Cada bloc té un pla d’ANDs, pla d’Ors i PT allocator

Arquitectura del Cypress FLASH370

• Altera FLASHlogic– Programable in-system– Cada element lògic (CFB) pot ser

configurat con una PAL de 24 entrades i 10 sortides o com una SRAM de 128 posicions de 10 bits

– Tecnologia: cel.les SRAM que són programades per memoria EPROM/EEPROM

Altera FLASHlogic

5. Exemples de dispositius FPGAs

• Xilinx XC 4000– Matriu de CLBs amb connexions

programables horitzontals i verticals– CLB basat en taules LUT (look-up tables)– LUT: memòria d’un bit. Una LUT de k bits

pot realitzar qualsevol funció de k entrades– La combinació de les 3 LUTs pot

implementar 2 funcions de 4 entrades qualsevols, algunes funcions de 9 entrades …

CLB del Xilinx XC4000

• Interconnexió dels XC4000– Canals verticals i horitzontals– Cada canal té segments curts (per

connectar d’un CLB al següent), segments més llargs (per connectar cada 2 CLBs) i segments molt llargs que atravesen tot el xip

Connexions del Xilinx XC4000

• Altera FLEX 8000– Tres nivells de jerarquia. El nivell més

baix basat en taules LUT– Tecnologia SRAM– La cel.la bàsica (LE) conté una LUT de

4 bits, un flip-flop, un circuit específic per accelerar el carry i lògica per encadenar termes producte

Arquitectura de l’Altera FLEX 8000

Element Logic (LE) de l’Altera FLEX 8000

• LAB Altera FLEX 8000– Composat per 8 LEs i interconnexió

local – Cada LE es pot connectar amb

qualsevol altre del mateix LAB– La interconnexió local es connecta a

la interconnexió global (Fast-track)

LAB de l’Altera FLEX 8000

• FPGAs d’Actel– Basats en anti-fusibles– Files de moltes cel.les bàsiques– Cel.la bàsica molt senzilla basada en

multiplexors– Interconnexió horitzontal

Estructura dels FPGAs d’Actel

Modul lògic Act 3 d’Actel

1 Introducció als dispositius programables (FPGAs) Rosa M. Badia.

Documents