Post on 06-Jul-2018
transcript
8/17/2019 emicro
1/51
Portas Lógicas CMOS
Paulo F. Butzen
8/17/2019 emicro
2/51
2/51SIM/EMICRO 2013Porto Alegre, Brasil - Abril/2013
Curso de Projeto de Circuitos Integrados
8/17/2019 emicro
3/51
3/51SIM/EMICRO 2013Porto Alegre, Brasil - Abril/2013
Curso de Projeto de Circuitos Integrados
Problema / Necessidade:
• Rastreamento bovino
• TV Digital
• Monitoramento de
Processos
• ...
Fluxo de Projeto Automatizado
Envio para
Fabricação
Definição da
Arquitetura
Biblioteca
de Células
Conjunto pré-
definido, projetado
e caracterizado de
portas lógicas
8/17/2019 emicro
4/51
4/51SIM/EMICRO 2013Porto Alegre, Brasil - Abril/2013
Outline
Apresentação dos projetos lógico, elétrico e físico de portas
lógicas CMOS combinacionais e sequenciais, bem como dassuas características elétricas e análise de desempenho
o Lógica de com chaves
o
Transistor MOS como chaveo Lógica Combinacional CMOS
– Projeto Lógico
– Projeto Físico
– Características Temporais e de Potência
– Projeto Elétrico
o Lógica Sequencial
– Latches
– Flip-Flops
8/17/2019 emicro
5/51
5/51SIM/EMICRO 2013Porto Alegre, Brasil - Abril/2013
Lógica com Chaves
o Associação com Registro Hidráulico
Permite o fluxo de água
Tranca o fluxo de água
Chaves
8/17/2019 emicro
6/51
6/51SIM/EMICRO 2013Porto Alegre, Brasil - Abril/2013
Lógica com Chaves
o Associação com Registro Hidráulico
Existirá fluxo de água entre os pontos X e Y
se o “registro A” E se o “registro B” permitirem
X YA B
A B A B A B A B
X Y X Y X Y X Y
8/17/2019 emicro
7/517/51SIM/EMICRO 2013Porto Alegre, Brasil - Abril/2013
o Associação com Registro Hidráulico
Lógica com Chaves
A
BExistirá fluxo de água entre os pontos X e Yse o “registro A” OU se o “registro B” permitirem
X Y
A
B
A
B
A
B
A
B
X Y X Y X Y X Y
8/17/2019 emicro
8/518/51SIM/EMICRO 2013
Porto Alegre, Brasil - Abril/2013
Transistor MOS
NMOSPMOS
8/17/2019 emicro
9/519/51SIM/EMICRO 2013
Porto Alegre, Brasil - Abril/2013
Transistor MOS como Chave
8/17/2019 emicro
10/5110/51SIM/EMICRO 2013Porto Alegre, Brasil - Abril/2013
Transistor MOS como Chave
8/17/2019 emicro
11/5111/51SIM/EMICRO 2013Porto Alegre, Brasil - Abril/2013
Portas Lógicas CMOS
o Família Lógica CMOS
– Plano Pull-up (PUP) é composto por
transistores PMOS
• NMOS não conduz bem o „1‟ lógico
– Plano Pull-down (PDN) é composto
por transistores NMOS
• PMOS não conduz bem o „0‟ lógico
– Somente funções negativas são
projetadas
• INV, NAND, NOR, ...
– As redes de transistores PUP e PDN
são complementares
8/17/2019 emicro
12/5112/51SIM/EMICRO 2013Porto Alegre, Brasil - Abril/2013
Inversor CMOS
8/17/2019 emicro
13/5113/51SIM/EMICRO 2013Porto Alegre, Brasil - Abril/2013
Inversor CMOS
8/17/2019 emicro
14/5114/51SIM/EMICRO 2013Porto Alegre, Brasil - Abril/2013
Rede de Transistores
o Transistores NMOS em série
– Existirá um caminho condutivo SOMENTE se E1 = 1 ‘E’ E2 = 1 – Lógica NAND S = !(E1*E2)
8/17/2019 emicro
15/51
8/17/2019 emicro
16/51
16/51SIM/EMICRO 2013Porto Alegre, Brasil - Abril/2013
Rede de Transistores
o Transistores PMOS em série
– Existirá um caminho condutivo SOMENTE se E1 = 0 ‘E’ E2 = 0 – Porta lógica NOR
o Transistores PMOS em paralelo
– Existirá caminho se E1 = 0 ‘OU’ E2 = 0
– Porta lógica NAND
8/17/2019 emicro
17/51
17/51SIM/EMICRO 2013Porto Alegre, Brasil - Abril/2013
Porta Lógica NAND
o S = !(E1 * E2)
8/17/2019 emicro
18/51
18/51SIM/EMICRO 2013Porto Alegre, Brasil - Abril/2013
Porta Lógica NOR
o S = !(E1 + E2)
8/17/2019 emicro
19/51
19/51SIM/EMICRO 2013Porto Alegre, Brasil - Abril/2013
Portas Lógicas CMOS
o Regras Básica para construção:
– Considere que a equação lógica sempre seja negada.
Caso esta seja positiva, ao final será necessário
acrescentar um inversor na saída da porta.
– Projete uma associação de transistores NMOS para a rede
pull-down.
– Construa a rede pull-up com configuração complementara rede pull-down
8/17/2019 emicro
20/51
20/51SIM/EMICRO 2013Porto Alegre, Brasil - Abril/2013
Portas Lógicas CMOS
o S = !(A + (B*C))
1. Considere que a equação
lógica sempre seja negada.
(Caso esta seja positiva, ao finalserá necessário acrescentar um
inversor na saída da porta).
2. Projete uma associação de
transistores NMOS para a
rede pull-down.
3. Construa a rede pull-up comconfiguração complementar
a rede pull-down
8/17/2019 emicro
21/51
21/51SIM/EMICRO 2013Porto Alegre, Brasil - Abril/2013
Projeto Físico
o Desenho do Leiaute das máscaras para fabricação do
circuito integrado.o Envolve:
– Regras de Desenho (design rules)
– Associações dos transistores – Posicionamento de transistores, fios e contatos
8/17/2019 emicro
22/51
22/51SIM/EMICRO 2013Porto Alegre, Brasil - Abril/2013
Regras de Desenho
o Definição das menores larguras e distâncias entre as
camadas do leiaute
o Dimensões mais importantes
– Comprimento do canal (L):• Em circuitos digitais, usualmente é o comprimento
mínimo permitido pela tecnologia CMOS escolhida
– Largura do canal (W):• Definido pelo projetista com base
na área e no desempenho desejado
8/17/2019 emicro
23/51
8/17/2019 emicro
24/51
24/51SIM/EMICRO 2013Porto Alegre, Brasil - Abril/2013
Regras de Desenho
Fonte: Fernanda Kastensmidt, EMicro2005
8/17/2019 emicro
25/51
25/51SIM/EMICRO 2013Porto Alegre, Brasil - Abril/2013
Leiaute Transistor MOS
C o r t e
T
r a n s v e r s a l
L e i a u t e
8/17/2019 emicro
26/51
26/51SIM/EMICRO 2013Porto Alegre, Brasil - Abril/2013
Inversor CMOS – Projeto Físico
8/17/2019 emicro
27/51
8/17/2019 emicro
28/51
28/51SIM/EMICRO 2013Porto Alegre, Brasil - Abril/2013
NAND CMOS – Projeto Físico
8/17/2019 emicro
29/51
29/51SIM/EMICRO 2013Porto Alegre, Brasil - Abril/2013
Compartilhamento de Difusão
Fonte: José Guntzel, EMicro2010
Transistores em Paralelo Transistores em Série
8/17/2019 emicro
30/51
30/51SIM/EMICRO 2013Porto Alegre, Brasil - Abril/2013
Caminho de Euler
o É um caminho que passa por cada
transistor do circuito exatamente um vez – # difusões = # caminhos
– Casamento de Poli = Matching dasentradas
8/17/2019 emicro
31/51
31/51SIM/EMICRO 2013Porto Alegre, Brasil - Abril/2013
NAND CMOS – Projeto Físico
8/17/2019 emicro
32/51
32/51SIM/EMICRO 2013Porto Alegre, Brasil - Abril/2013
NOR CMOS – Projeto Físico
8/17/2019 emicro
33/51
33/51SIM/EMICRO 2013Porto Alegre, Brasil - Abril/2013
Porta Lógica Complexa
8/17/2019 emicro
34/51
34/51SIM/EMICRO 2013Porto Alegre, Brasil - Abril/2013
Características de Desempenho – Definição Atraso
8/17/2019 emicro
35/51
35/51SIM/EMICRO 2013Porto Alegre, Brasil - Abril/2013
Atraso de Propagação
o Aproximação por circuito RC
8/17/2019 emicro
36/51
36/51SIM/EMICRO 2013Porto Alegre, Brasil - Abril/2013
Atraso de Propagação
o Dependências do Atraso:
– Tamanho dos transistores• Maior o W dos transistores maior a capacidade de corrente
Maior o desempenho
– Modelo RC: Maior o W Menor R
2 4 6 8 10 12 142
2.2
2.4
2.6
2.8
3
3.2
3.4
3.6
3.8x 10
-11
S
t p
( s e c
)
(carga fixa)
8/17/2019 emicro
37/51
37/51SIM/EMICRO 2013Porto Alegre, Brasil - Abril/2013
Atraso de Propagação
o Dependências do Atraso:
– Capacitância de saída• Menor a capacitância de saída Menor a quantidade de carga
que deverá fluir pelos transistores Maior o desempenho
– Modelo RC: Maior Capacitancia de Saída Maior C
– Rede de transistores
8/17/2019 emicro
38/51
38/51SIM/EMICRO 2013Porto Alegre, Brasil - Abril/2013
Atraso de Propagação
o Dependência
– Influência do slope do sinal de entrada• Desconsiderada na aproximação por circuito RC
8/17/2019 emicro
39/51
39/51SIM/EMICRO 2013Porto Alegre, Brasil - Abril/2013
Característica de Potência – Definição de Potência
o P switching
depende da carga e descarga dascapacitâncias do circuito
o P Short-circuit ocorre quando ambas redes detransistores PMOS e NMOS estãoparcialmente conduzindo durante umatransição
o P static é o consumo indesejado quando ocircuito não realiza nenhuma operação(dispositivo não ideal)
8/17/2019 emicro
40/51
40/51SIM/EMICRO 2013Porto Alegre, Brasil - Abril/2013
Característica de Potência – Low Power Design
o Redução da Potência Dinâmica
– VDD: utilizar a menor tensão de alimentação possível – a: evitar chaveamentos desnecessários
• clock gating, sleep mode
– C: transistores menores, fios de roteamento mais curtos
– f: utilizar a menor frequencia possível
o Redução da Potência estática
– Uso “seletivo” de transistores com baixa tensão de limiar ( Vth)
– Explorar técnicas de redução:
• Transistores em série (stack effect)• Polarização do substrato
• Redução da temperatura
8/17/2019 emicro
41/51
41/51SIM/EMICRO 2013Porto Alegre, Brasil - Abril/2013
Outras Famílias Lógicas
8/17/2019 emicro
42/51
42/51SIM/EMICRO 2013Porto Alegre, Brasil - Abril/2013
Circuitos Sequenciais
o Cruciais em circuitos síncronos
– Desempenho / área / Potência
o 2 mecanismos de armazenamento – Feedback positivo (Inversor de realimentação)
– “Charge-based” (Alta impedância)
COMBINATIONALLOGIC
Registers
Outputs
Next state
CLK
Q D
Current State
Inputs
8/17/2019 emicro
43/51
43/51SIM/EMICRO 2013Porto Alegre, Brasil - Abril/2013
Circuitos Sequenciais
o Pass Transistors
– Transistores (literalmente) utilizados como chaves
g
s d
g = 0
s d
g = 1
s d
0 strong 0
Input Output
1 degraded 1
g
s d
g = 0
s d
g = 1
s d
0 degraded 0
Input Output
strong 1
g = 1
g = 1
g = 0
g = 0
8/17/2019 emicro
44/51
44/51SIM/EMICRO 2013Porto Alegre, Brasil - Abril/2013
Circuitos Sequenciais
o Transmission gates
8/17/2019 emicro
45/51
45/51SIM/EMICRO 2013Porto Alegre, Brasil - Abril/2013
Circuitos Sequenciais
o Inversor Tri-State
– Saída em Alta impedância quando EN = 0
EN A Y
0 0 Z
0 1 Z1 0 0
1 1 1
A Y
EN
A Y
EN
EN
Ci i S i i
8/17/2019 emicro
46/51
46/51SIM/EMICRO 2013Porto Alegre, Brasil - Abril/2013
Circuitos Sequenciais
o Latch versus Register/Flip-Flop
Latch – Sensível a nível Flip-Flop – Sensível a borda
Positive Level Sensitive Latch Positive Edge Sensitive Flip-Flop
Ci it S i i
8/17/2019 emicro
47/51
47/51SIM/EMICRO 2013Porto Alegre, Brasil - Abril/2013
Circuitos Sequenciais
o Projeto Latch D
o Operação Latch
Ci it S i i
8/17/2019 emicro
48/51
48/51SIM/EMICRO 2013Porto Alegre, Brasil - Abril/2013
Circuitos Sequenciais
o Projeto Flip-Flop
o Operação Flip-Flop
Ci it S i i
8/17/2019 emicro
49/51
49/51SIM/EMICRO 2013Porto Alegre, Brasil - Abril/2013
Circuitos Sequenciais
Bibli fi
8/17/2019 emicro
50/51
50/51SIM/EMICRO 2013Porto Alegre, Brasil - Abril/2013
Bibliografia
o RABAEY, J; CHANDRAKASAN, A.; NIKOLIC, B. Digital IntegratedCircuits: a design perspective. 2nd Edition. Prentice Hall, 2003.
o WESTE, Neil; HARRIS, David. CMOS VLSI Design: a circuits andsystems perspective. Addison-Wesley, 3nd Edition, 2004.
o UYEMURA, John P. CMOS Logic Circuit Design. Kluwer AcademicPublishers, February 1999.
8/17/2019 emicro
51/51
Portas Lógicas CMOS
Muito Obrigado
paulobutzen@furg.br