2005/10/22 計算機論理設計 A.Matsuzawa 1

計算機論理設計 (A) (Computer Logic Design (A))

東京工業大学大学院理工学研究科電子物理工学専攻

松澤 昭

講義資料は HTTP://WWW.ssc.pe.titech.ac.jpよりダウンロードできる

ID: handout, Pass: siryou

2005/10/22 計算機論理設計 A.Matsuzawa 2

４. 順序回路

１０月２７日

2005/10/22 計算機論理設計 A.Matsuzawa 3

順序回路

k

2

1

Q

QQ

順序回路：出力が現在の入力以外に、過去に入力された信号に依存する回路

入力出力

内部状態

ミーリーモデル

{ }( ) { })t(Q),t(Xg1tQ

)t(Q),t(Xf)t(Z=+

=

１）過去の来歴は全て内部状態が代表している２）現在の出力と次の時刻の内部状態は現在の内部状態と現在の入力により決まる

2005/10/22 計算機論理設計 A.Matsuzawa 4

状態遷移図と状態遷移表

内部状態状態遷移入力Xの状態/出力Zの状態

内部状態がQ(t)のとき入力X(t)がこうなると次の内部状態がQ(t+1)となり、出力Z(t)はこうなる

2005/10/22 計算機論理設計 A.Matsuzawa 5

順序回路の例1

後藤宗弘 「電子計算機」 森北出版より

１０円、５０円を入力とし、４０円の切符を売って正しくおつりを出す販売機

Φ：何もしない

2005/10/22 計算機論理設計 A.Matsuzawa 6

順序回路の例2

・１から６まで数え、１に戻るサイコロ用カウンター・S=Hのときに動作し、S=Lのときにとまる

状態遷移図

相磯秀夫監修「デジタル回路」 オーム社より

2005/10/22 計算機論理設計 A.Matsuzawa 7

順序回路の例2

DFFと組み合わせ論理回路で実現できる

相磯秀夫監修「デジタル回路」 オーム社より

2005/10/22 計算機論理設計 A.Matsuzawa 8

順序回路の例3

11S01S10S00SQQ

3

2

1

0

21

→→→→

S0S0 S1

S2S3

1/0

0/0

0/0

1/1 0/01/0

0/11/0

状態遷移図状態遷移表

状態割当て

論理状態

1 1 1 1 0 0

xQQxQQZ

xQQxQQQQ'Q

QQxQQxQQ'Q

2121

2121212

2121211

⋅⋅+⋅⋅=

⋅⋅+⋅⋅+⋅=

⋅+⋅⋅+⋅⋅=

状態方程式

出力方程式

2005/10/22 計算機論理設計 A.Matsuzawa 9

順序回路の例3

xQQxQQZ

xQQxQQQQ'Q

QQxQQxQQ'Q

2121

2121212

2121211

⋅⋅+⋅⋅=

⋅⋅+⋅⋅+⋅=

⋅+⋅⋅+⋅⋅=

論理回路

論理回路

論理回路

'Q11Q

1Q

D

2Q

2Q

D'Q2

xz

CLK

2005/10/22 計算機論理設計 A.Matsuzawa 10

PLDどのような問題に対しても回路構成は DFF+組み合わせ論理回路(NOT+AND+OR)で実現できる

ＰＬＤ （Ｐｒｏｇｒａｍｍａｂｌｅ Ｌｏｇｉｃ Ｄｅｖｉｃｅｓ）はこれが全て入っており便利である

2005/10/22 計算機論理設計 A.Matsuzawa 11

順序回路の例４

８０円の入場券を販売する入力コインは１０円、５０円、１００円のみコインの合計が８０円以上になったら、切符とおつりを出す

00: 入力なし01: 10円10: 50円11:100円

状態：お金の合計金額出力：切符とおつり

相磯秀夫監修「デジタル回路」 オーム社より

2005/10/22 計算機論理設計 A.Matsuzawa 12

順序回路の例４ ROMの使用

X（切符を販売せず）に1111を割り当てる

組み合わせ回路にROMを用いる

アドレス＝入力ビット＋状態ビット=5bit

データ＝出力ビット＋状態ビット=6bit

2005/10/22 計算機論理設計 A.Matsuzawa 13

DFFを用いたカウンタ

DFFを用いた場合は次に欲しい論理状態を現在の論理状態から作り出せばよい。

（通常この回路が良く用いられる）

2005/10/22 計算機論理設計 A.Matsuzawa 14

TFFを用いたカウンタ

次の状態が違っている場合だけTを1にして論理をひっくり返す。

2005/10/22 計算機論理設計 A.Matsuzawa 15

定義されない状態の処理

定義されていない状態に陥った場合でも脱出できるようにする。

2005/10/22 計算機論理設計 A.Matsuzawa 16

１０進アップダウンカウンタ

2005/10/22 計算機論理設計 A.Matsuzawa 17

１０進アップダウンカウンタ

2005/10/22 計算機論理設計 A.Matsuzawa 18

レジスタ

複数のビットを記憶する回路をデータレジスタという

2005/10/22 計算機論理設計 A.Matsuzawa 19

シフトレジスタ

F/Fを直列に接続し、クロックでFFの内容を順次シフトする回路

M系列（最長周期線形信号系列） のランダム信号を発生

2005/10/22 計算機論理設計 A.Matsuzawa 20

リングカウンタ ジョンソンカウンタ

[1]の信号が巡回するように構成されている。

0もしくは1の信号で埋められるようになっている。

最終出力が初段入力に返される。

各段の反転出力の積が初段入力に返される。

2005/10/22 計算機論理設計 A.Matsuzawa 21

宿題

回路はDFFと論理回路を用い、論理回路は論理式のみでよい。

相磯秀夫監修「デジタル回路」 オーム社より