Exploiting fault model correlations to accelerate seu sensitivity assessment

MIC05 - Testes de Circuitos Integrados

Universidade Federal do Rio Grande do Sul - UFRGSInstituto de Informática/Escola de Engenharia

Programa de Pós-Graduação em Microeletrônica - PGMicro

Discussão de Artigos

Ygor Quadros de AguiarProf. Dr. Tiago Balen

2/30 MIC05 - Testes de Circuitos Integrados

Porto Alegre, Brazil – Jun/2016

Exploiting Fault Model Correlations to Accelerate SEU Sensitivity Assessment

Autores: Michelangelo Grosso Politecnico di Torino, Italy

Hipólito Guzman-Miranda Universidad de Sevilla, SpainMiguel A. Aguirre Universidad de Sevilla, Spain

Contribuição: O artigo propõe uma metodologia totalmente automatizada para acelerar a injeção de falhas SEU em circuitos digitais.

Abordagem: baseado na correlação entre os efeitos do modelo de falhas SEU com o modelo Stuck-At.

Motivação: CI estão sendo cada vez mais suscetíveis aos efeitos da radiação, mesmo ao nível do mar, e procedimentos de injeção de falhas de radiação são caros e prolongados.



Introduction



Introduction

Soft Errors



Soft Errors

SET (Single Event Transient): elemento combinacional SEU (Single Event Upset): elemento sequencial

Figura: Single Event Upset e Single Event Transient em um circuito. (Azambuja J. R., 2014)



Soft Errors Sensitivity of Digital Circuits

A taxa de Soft Errors de um circuito possui uma forte relação com a probabilidade que um soft error será observado nas saídas e a fracção de tempo que um nó ou dispositivo é susceptível a perturbações.

1 - a sensibilidade de uma determinada tecnologia aos efeitos da incidência de partículas

2 - a probabilidade de um circuito específico e uma aplicação a falhar dado que um elemento de memória interna foi corrompido.

Ex .: ter um bit de um registrador alterado não é uma condição suficiente para uma falha seja observada na saída.



Análise de Sensibilidade: fontes radioativas de partículas alpha e aceleradores de partículas

- severas restrições sobre a configuração de teste- extremamente caro- limitado a caracterização da tecnologia e para a avaliação da confiabilidade em dispositivos de

segurança crítica




Análise de Sensibilidade: fontes radioativas de partículas alpha e aceleradores de partículas

- severas restrições sobre a configuração de teste- extremamente caro- limitado a caracterização da tecnologia e para a avaliação da confiabilidade em dispositivos de

segurança crítica

Modelagem, Simulação e Injeção de Falhas




Fault Injection

A principal ideia é recriar as condições de falha do circuito, em uma representação do próprio circuito feito em um nível de abstração específico.

Permite verificar a sensibilidade de um projeto digital antes de fabricação em relação a um modelo de falha definido e uma variedade selecionada de aplicações, detectando nós vulneráveis e críticos em fases iniciais do projeto.

Os principais contribuintes para a taxa de soft errors de um circuito digital são os FFs. Por esta razão, a maioria das técnicas de avaliação da sensibilidade utiliza o modelo de falhas SEU.



Fault Injection

A injeção de falhas SEU implica a inserção de uma falha, um bit flip, em uma célula FF ou memória em um momento específico. O número total de diferentes falhas SEU para um dado circuito e carga de trabalho pode ser expresso como NSEU

F é o número de FFs no circuito e T é a duração da aplicação em ciclos de clock

Um experimento de injeção de falhas exaustiva requer a execução de NSEU execuções, cada uma com duração de T ciclos de relógio tempo muito longo, mesmo em configurações de aceleração de hardware.

Amostra estatística reduzida das possíveis falhas!!



Fault Injection

Ao lidar com SEUs, a injeção de falhas é particularmente crítica por causa do grande número de possíveis condições de falhas, impactando no tempo necessário de injeção.

Por exemplo, o tempo necessário para completar uma injeção exaustiva Stuck-At aumenta linearmente com o número de FF e vetores de teste, mas no caso de SEUs, a duração do experimento aumenta linearmente com o número de FFs e quadraticamente com a carga de trabalho.



SEU Sensitivity Metric

Duas métricas diferentes são normalmente utilizados na literatura para expressar os resultados da injeção de falhas e, a partir deles, para obter a sensibilidade de um circuito específico.

Quando o objetivo desejado é o de determinar a fração de flip flops que são sensíveis à SEUs, o seguinte resultado é definido:

Esta métrica é uma aproximação da proporção da área do projeto, que é, na verdade, sensível a falhas na saída causados por SEU.



Outra métrica utilizada expressa o número de falhas que causam um erro, ou resposta errada, na aplicação:

Esta métrica representa uma estimativa da probabilidade de que um SEU provoca um erro na saída, o que eventualmente pode ser utilizado para estimar a taxa de erro do sistema SEU, como a seguir:

SEU Sensitivity Metric



Related Works

“Statistical fault sampling” (McNamer et al, 1989)

“Fault-list collapsing for fault-injection experiments” (Benso et al, 1998)

“Towards automated fault pruning with Petri Nets” (Maistri et al, 2009)

Estas abordagens atualmente não são automatizadas e portanto os modelos devem ser gerados manualmente, o que os torna propensos a erro humano e/ou ser omitido ao projetar com prazos apertados.



Proposed Approach

Considerando um circuito sequencial, alimentado por uma sequência específica de estímulos de entrada. Seja FK um dos circuitos FFs do projeto digital. Afirmamos que se o circuito não produzir qualquer falha na elaboração (ou seja, sem a manifestação visível da falha nas portas de saída do circuito), nos dois casos, quando FK é fixado no valor lógico 0 (Stuck-at 0) e quando Stuck-at 1, então é improvável que um bit-flip no FK com os mesmos estímulos de entrada produzirá um erro.

Em outras palavras, quando sob conjunto de estímulos de entrada, se um circuito é insensível a falhas Stuck-At em um flip-flop FK, então o circuito será muito provavelmente insensíveis a

falhas SEU no mesmo FF.



Fault Detecting

As razões para uma falha num FF não ser detectado dependem tanto na própria arquitetura do circuito, em caso de redundância, ou na combinação da arquitetura e a sequência específica de estímulos que é aplicada ao circuito.

Para detectar uma falha em um circuito, os estímulos aplicados precisam:1. ativar (ou excitar) a falha na sua localização; 2. então, a falha tem de ser propagada através de um ou mais caminhos para saídas observáveis.

Se um FF é não utilizado ou redundante para a aplicação específica, então o circuito pode ser insensível a falhas que o afetam.



Proposed Fault Injection Flow



Reduced Flow with Fault Dropping



Experiments

Injeção de Falhas Stuck-At através de simulação utilizando software comercial em um PC.

Injeção de Falhas SEU através de uma plataforma de emulação baseado em FPGA desenvolvido na Universidad de Sevilla.

Avaliação de 5 circuitos



Experimental Results
















MIC05 - Testes de Circuitos Integrados

Universidade Federal do Rio Grande do Sul - UFRGSInstituto de Informática/Escola de Engenharia

Programa de Pós-Graduação em Microeletrônica - PGMicro

Obrigado!

Ygor Quadros de AguiarProf. Dr. Tiago Balen



Counterexample

Contra-exemplo pode ser encontrado à ideia proposta, mas eles estão relacionados com peculiares combinações de estruturas circuital e sequências de entrada que, com nossa experiência, não são susceptíveis de ser encontrada em sistemas reais.

Date post:	18-Feb-2017
Category:	Engineering
Upload:	ygor-aguiar
View:	112 times
Download:	0 times

Exploiting fault model correlations to accelerate seu sensitivity assessment

Engineering