fcprob

INGENIERA TCNICA

EN INFORMTICA DE SISTEMAS

Fundamentos de Computadores

Relacin de Problemas

Departamento de Tecnologa Electrnica

Fundamentos de ComputadoresIngeniera Tcnica en Informtica de Sistemas

1


2 Representacin Binaria

BOLETIN 1: Representacin Binaria

Problemas bsicos

P1. Convierta los siguientes nmeros a base 10:a) 100.111010(2; b) 50(8; c) 101.1(2; d) 198F(16.

P2. Convierta el n binario 10110110011.10110 a las bases 4, 8 y 16; el n 372.105 en base 8 a base 2, 4 y 16 yel n F0.A en base 16 a base 2, 4 y 8.

P3. Convierta el n decimal 138 a las bases 12 y 16; el n 312.101 en base 5 a base 7, y 8 y el n F.A en base 16a base 3.

P4. 1) Obtenga los nmeros positivos mayor y menor representables con la notacin en punto flotante normali-zada del estndar IEEE-754 empleando 32 bits.2) Represente los siguientes nmeros con la notacin en punto flotante del estndar IEEE-754 empleando 32bits.

1. Velocidad de la luz en m/s (3x108).2. Carga del electrn en culombios (-1.602x10-19).3. Masa del electrn en kilogramos (9.109x10-31).4. Aceleracin de la gravedad en m/s2 (9.807).5. pi (3.141592654)6. e (2.718281828)7. Cero.8. Infinito.

P5. Las siguientes cantidades son palabras binarias de 8 bits que representan nmeros codificados en punto flo-tante con las siguientes caractersticas: - bit 1 (comenzando por la izquierda): signo (0 = +, 1 = -)- bits 2 a 5: exponente sesgado (sesgo = 7)- bits 6 a 8: mantisa de 4 bits significativos (considere la existencia de un dgito entero similar al de lanotacin IEEE-754).Calcule las cantidades representadas y exprselas en decimal.(a) 01101001, (b) 00110101, (c) 10100100, (d) 11111111

P6. Interprete la palabra binaria de 8 bits 10110101 como:- nmero binario natural,- nmero binario en notacin signo-magnitud.- nmero binario en notacin complemento a 1,- nmero binario en notacin complemento a 2,- nmero binario en notacin exceso 128,- nmero en notacin punto flotante con las caractersticas del problema anterior,- smbolo ASCII con bit de paridad- smbolo ISO-8859-1

P7. Represente el nmero decimal 8620 (a) en BCD, (b) en cdigo exceso 3, (c) en cdigo 2, 4, 2, 1 y (d) comonmero binario.

Problemas complementarios

P8. Cuntos bits son necesarios como mnimo para representar cada uno de los siguientes nmeros decimales?50, 1000, 5000, 100000 y 1000000.


Representacin Binaria 3

P9. Represente el 6 en los siguientes casos:a) Cdigo Gray asumiendo que se representan del 0 al 7.b) Cdigo Gray asumiendo que se representan del 0 al 9.c) Cdigo Gray asumiendo que se representan del 0 al 15.d) En cdigo ASCII.e) En cdigo ASCII con paridad par.f) En cdigo ASCII con paridad impar.g) En cdigo 2-out-of-5.

P10. Represente con el mnimo n de bits posibles los siguientes nmeros decimales en notacin binaria, signo-magnitud, complemento a 1 y complemento a 2: a) 122; b) 64; c) 15; d) 37.

P11. Un cdigo binario usa 10 bits para representar cada uno de los diez dgitos decimales. A cada dgito le asignaun cdigo de nueve ceros y un uno. El cdigo binario para el nmero 6, por ejemplo, es 0001000000. Deter-mine el cdigo binario para los nmeros decimales restantes.

P12. Obtenga un cdigo binario pesado para los dgitos de la base 12 usando los pesos 5421.

P13. Recientemente se ha rescatado una extrasima nave espacial que provena de los confines de una descono-cida constelacin. Tras mltiples esfuerzos, nuestros cientficos han logrado deducir algunos datos sobre lacivilizacin que la construy. En vez de dos brazos, sus criaturas posean uno solo que terminaba en una"mano" con un nmero B de dedos. En un cuaderno que encontraron en la nave haba escrito:

5 X2 - 50X + 125 = 0 X1 = 8, X2 = 5Suponiendo que tanto el sistema de numeracin como las matemticas extraterrestres hayan tenido una his-toria similar a las desarrolladas en la Tierra, cuntos dedos (B) posean?

P14. a) Un cdigo binario de nmeros decimales se dice que es un cdigo pesado cuando la posicin de cada bitlleva asociada un peso numrico y se denomina autocomplementable si el complemento a 9 de cada dgitoD = d3d2d1d0 es Ca9(D) = d3d2d1d0. El cdigo BCD natural es un ejemplo de cdigo decimal pesado perono autocomplementable. El cdigo exceso-3 es un ejemplo de cdigo decimal no pesado pero es autocom-plementable. Muestre que el siguiente cdigo es ambas cosas: pesado y autocomplementable y determine elpeso de cada bit.

0 = 0000 1 = 0001 2 = 0011 3 = 0100 4 = 10005 = 0111 6 = 1011 7 = 1100 8 = 1110 9 = 1111


4 lgebra de Conmutacin

BOLETIN 2: lgebra de Conmutacin

Problemas bsicos

P1. Para elementos del lgebra de conmutacin, pruebe la validez de:a) a . b = a . c b = c;b) a + b = a + c b = c ;c) a . b = a . c y a + b = a + c b = c.

P2. Encuentre los complementos de las siguientes funciones:a) f = (b c + a d) (a b + c d)b) f = b d + a b c + a c d + a b c

c) f = d) f = a b + c d

P3. Obtenga la tabla de verdad de las siguientes expresiones:a) f = w y z + x y + w yb) f = (w + x + y) (x + z) (w + x)

P4. Determine y exprese en forma suma de mintrminos y producto de maxtrminos las funciones f1 + f2 y f1 . f2, siendo:

Repetir para f1 f2 y la equivalencia: f1 Q f2.

P5. Obtenga los mapas de las siguientes funciones:a)

b) c)

P6. A partir de las tablas de verdad de las siguientes funciones, obtenga las expresiones algebraicas de dichasfunciones y los circuitos lgicos que las realizan:

Tabla 4

x y z f1 f2 f3 f4 f5 f6

0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1

01000100

10011100

00001100

11101111

10101111

10101010

ab( )a[ ] ab( )b[ ]

f1 1 2 3 5 6 7 13 14 15, , , , , , , ,( )= f2 0 4 8 9 10 14 15, , , , , ,( )=

f 5 6 7 12, , ,( ) d 1 3 8 10, , ,( )+=

f 10 13 14 15, , ,( ) d 0 1 2 8 9, , , ,( )=f 1 2 3 8 12, , , ,( ) d 17( )+=

Tabla 1

x y f1

0 00 11 01 1

1010

Tabla 2

x y f2

0 00 11 01 1

0110

Tabla 3

x y f3

0 00 11 01 1

1110


lgebra de Conmutacin 5


P7. Reduzca las siguientes expresiones del lgebra de Boole al n de literales solicitado al lado de cada una deellas.a) a b c + a b c + a b c + a b c + a b c (a cinco literales)b) b c + a c + a b+ b c d (a cuatro literales)

c) (a tres literales)d) [(a + c + d) (a + c + d) (a + c + d) (a + b)] (a cuatro literales)

P8. Compruebe las siguientes igualdades:a) x y + x z + y z = x y + x z ley del consenso generalizadob) x (x + y) + z + z y = y + zc) x y + (x y)' z = x y + z

d)

e) f) (w + x + y) (w + x + y) (y + z) (w + z) = (w + y) (y + z)

P9. Obtenga las formas normales en suma de productos y producto de sumas de las siguientes expresiones:a) f = (a b + a c) (a b)b) f = x y (v + w) [(x + y) v]c) f = x + y zd) f = (a + b + c) (d + a) + b c + a c

P10. Escriba las siguientes funciones como suma de mintrminos:a) f (a, b, c) = a + b + c

b)

c)

P11. Exprese las siguientes funciones como producto de maxtrminos:a) f (a, b, c, d) = (a + c) d + b db) f (x, y, z) = (x y + z) (y + x z)

c) d) f (a, b, c) = (a b + c (a + b)) (b + c)

P12. Sea el circuito combinacional con cuatro entradas A, B, C y D, tres salidas intermedias P, Q y R y dos salidasT1 y T2, como se muestra en la figura. Slo Q y R pueden tener inespecificaciones.a) Suponiendo que tanto G1 como G2 son puertas AND, obtenga el mapa de la funcin Pmin (es decir, la fun-cin P que tiene el menor nmero de mintrminos) que permite obtener T1 y T2.b) Obtener los mapas para Q y R correspondientes al Pmin anterior. Indicar, explcitamente, las posicionesde las inespecificaciones.c) Suponiendo que G1 y G2 son puertas OR obtenga el mayor Pmax (la funcin P con mayor nmero de mint-rminos) y sus mapas correspondientes para Q y R.d) Pueden obtenerse Q, P y R si G1 es una puerta AND y G2 una puerta OR? Y si G1 es una puerta OR y

cd a+[ ] a cd ab+ + +

w wx yz+ +( ) w y z+( )=

w x y z w+( )+[ ]( ) w xy xz+ +=

f a b c, ,( ) a b+( ) b c+( )( )=

f a b c d, , ,( ) ab bcd+( ) acd+=

f a b c, ,( ) abc abc+=


6 lgebra de Conmutacin

G2 una puerta AND?

P13. Demuestre las siguientes cuestiones:(a) Que un nmero binario fraccionario con nE bits en su parte entera y nF en su parte fraccionaria puede sertransformado en su equivalente en base 16 (binario hexadecimal) por agrupacin de 4 bits en 4 bits. Yviceversa, que el paso hexadecimal a binario se puede hacer por expansin de cada dgito hexadecimal a sucorrespondiente valor binario de 4 bits.(b) Sea A un nmero binario fraccionario con 8 bits en la parte entera y 4 en la parte fraccionaria. Determinejustificadamente la regla de obtencin del Ca2(A).

(c) ; donde .

P14. Verifique si se cumplen o no las siguientes igualdades:(a) M (a, b, c) + M (d, e, f) = M (a + d, b + e, c + f)(b) M (a, b, c) . M (d, e, f) = M (a.d, b.e, c.f)(c) M (a, b, M (c, d, e)) = M [M(a, b, c), d, M(a, b, e)]

donde M (x, y, z) es la funcin mayora de x, y, z: M (x, y, z) = x y + x z + y z

ABCD

Q

P

R

T1

T2

G1

G2

T1 0 1 3 4 5 7 11 15, , , , , , ,( )=

T2 2 3 6 7 11 15, , , , ,( )=

x1 x2 xn x1 xi ( ) xi 1+ xn ( )= a b a b=


Anlisis y Diseo de Circuitos Combinacionales 7

BOLETIN 3: Anlisis y Diseo de Circuitos Combinacionales

Problemas bsicos

P1. Analice los siguientes circuitos combinacionales. Para ello, se deber encontrar la funcin algebraica que representan, y su tabla de verdad o su diagrama de Karnaugh. Ponga tambin la funcin en suma de produc-tos o producto de sumas y realice el nuevo circuito a partir de estas expresiones.a)

b)

P2. Realice un anlisis lgico de los circuitos representados en la figura correspondiente. Obtenga las expre-siones en forma de suma de productos y producto de sumas. Liste los mintrminos y maxtrminos correspon-dientes. Determine el coste.a)

1

1

&

1

x

yz

f

&

1x

z

y

& &

1

f

1

1

x1x2x3

1

1

&

&

=1

x4

f2

f1

x1


8 Anlisis y Diseo de Circuitos Combinacionales

b)

P3. En el circuito de la figura, todas las puertas poseen el mismo retraso de valor D.

a) Obtenga el mapa de F(A.B,C,D).b) Considerando el retraso, determine la forma de onda de F si A=B=D=1 y C cambia peridicamente.c) Igual que b, si A=C=D=1 y B cambia peridicamente.d) Igual que b, si B=D=1 y A, C son como las representadas:

e) Interpretar los resultados obtenidos en los apartados b, c y d.

P4. Responda a las siguientes cuestiones:a) El circuito de la figura contiene una puerta de 5 entradas quepuede ser una NAND5 , una NOR5 o una XNOR5. Cul es el testms simple que se podra aplicar para averiguar a qu puerta corre-sponde?b) Sea la funcin z(x1, x2, ..., xn) que se define como:

z(x1, x2, ..., xn) = 1 si y slo si xi xj para algn valor de (i, j).- Si consideramos esta funcin como un operador de n variables, podramos decir que es funcionalmentecompleto?- D una expresin algebraica para z.

P5. Utilizando el mapa de Karnaugh determine las relaciones mnimas en suma de productos y producto desumas de las siguientes funciones. Implemente un circuito mnimo en dos niveles.a)

b)

c)

1a1

b2 &

&

1

x4

f2z

1

&

&

b1

a2

y

A

F

& &

B

1

C &

&D

&

D D D

A

C

?

f x y z u, , ,( ) 0 4 6 7 10 12 13 14, , , , , , ,( )=

f a b c d, , ,( ) 3 5 7 11 13 15, , , , ,( )=

f 0 2 5 7 13 15 16 18 26 29 31, , , , , , , , , ,( )=



P6. Simplifique:a)

b)

c)

P7. Las normas de seguridad de los modernos aviones exigen que para seales de vital importancia para la seg-uridad del aparato, los circuitos deben estar triplicados para que el fallo de uno de ellos no produzca unacatstrofe. En caso de que los tres circuitos no produzcan la misma salida, sta se escoger mediantevotacin. Disee el circuito votador que ha de utilizarse para obtener como resultado el valor mayoritariode las tres entradas.

P8. Sea F una funcin de un dgito BCD y de una entrada de control X. F vale 1 en los siguientes casos:1) Si X=1 y el n BCD es mltiplo de 3.2) Si X=0 y el n BCD tiene un n impar de unos. Implemente F como un circuito en dos niveles utilizando puertas NAND.

P9. Una caja de seguridad dispone de 5 cerrojos (V, W, X, Y, Z) los cuales deben ser desbloqueados para abrirla caja. Las llaves de la caja estn distribuidas entre 5 ejecutivos de la siguiente manera: Sr. A tiene llavespara los cerrojos V, X; Sr. B para V, Y; Sr. C para W, Y; Sr. D para X, Z; Sr. E para V, Z. a) Determine todaslas combinaciones mnimas de ejecutivos requeridos para abrir la caja. b) Determine el ejecutivo esencial.

P10. A partir de puertas de tres entradas, indique cmo podremos realizar operaciones de 5 variables, AND, OR,NAND, NOR, si: a) slo disponemos de puertas OR; b) slo disponemos de puertas NAND; c) slo dispone-mos de puertas NOR.

P11. Se pretende disear un circuito comparador de 2 nmeros de 2 bits, A=(a1,a0) y B=(b1,b0). Dicho circuitodeber tener tres salidas M, I, m, de tal forma que: * M = 1 sii A>B * I = 1 sii A=B * m = 1 sii A



P14. En el diseo de la funcin:

Se ha dado como solucin el circuito de la figura. Las variables estn en nico ral.a) Determine, si los hay, todos los errores de la solucin y corrjalos.b) Para el circuito de la figura, dibuje la forma de onda de salida si b es una seal peridica de frecuencia 20MHz y acd=011 se mantienen constantes, suponiendo que todas las puertas poseen un tiempo de retraso de5ns.

P15. Se desea enviar mensajes de tres bits de una estacin a otra y, para evitar en lo posible los errores, se hadecidido aadirle al mensaje un bit de paridad impar. Disponiendo nicamente de puertas EXOR y EXNORde dos entradas: a) Disee el circuito, con el menor nmero de puertas posibles, que genere ese bit de paridad impar en laestacin emisora;b) Disee tambin el circuito, con el menor nmero de puertas posibles, que compruebe, en la estacin recep-tora, que el mensaje recibido es correcto.c) Generalice ambos apartados para n bits.


P16. Analice los siguientes circuitos combinacionales. Para ello, se deber encontrar la funcin algebraica querepresentan, y su tabla de verdad o su diagrama de Karnaugh. Ponga tambin la funcin en suma de produc-tos o producto de sumas y realice el nuevo circuito a partir de estas expresiones.a)

b)

f 4 5 6 7 8 9, , , , ,( )d 0 2 13 15, , ,( )=

& &

&

&

ab

d

c z

1

1

=1x

z

y

1

&

1

f

xy

1

1 =1

&

f



P17. Realice un anlisis lgico de los circuitos representados en la figura correspondiente. Obtenga las expre-siones en forma de suma de productos y producto de sumas. Liste los mintrminos y maxtrminos correspon-dientes. Determine el coste.a)

b)

c)

P18. Sea el siguiente circuito:

Indique razonadamente qu le sobra o le falta a cada uno de los 5 circuitos siguientes (a, b, c, d y e) paraimplementar la misma funcin que el circuito dado.Nota: Slo hay que hacer un cambio o ninguno en cada circuito. Ese cambio puede ser aadir o quitar unapuerta o sustituir una puerta por otra distinta.

&

1

x1

f

&

&

&

&

&

x2

x1x2

x3x2 x1

x2

x3

x3

&

1

x1

f &x2

x3

1

1

&

x1

f &

x2

x3 &

1

x4

&

>1

SL

KG

F

>1F

>1

>1

S

GK

L

(a)

>1

&

&

=1GK

SL

(b)

F



P19. Utilizando el mapa de Karnaugh determine las relaciones mnimas en suma de productos y producto desumas de las siguientes funciones. Implemente un circuito mnimo en dos niveles.a)

b)

c)

d)

e)

P20. Determine una expresin mnima en suma de productos equivalente a cada una de las siguientes expresiones.

a)

b)

P21. Dada las funciones de la figura obtenga la mnima expresin en forma de suma de productos.

>1

&SLK

G

&

F

(c)

& &

&

& &

&

S

L

G

K(d)

>1

&

F

SGLK

(e)

f x y z u, , ,( ) 3 4 7 8 10 11 12 13 14, , , , , , , ,( )=

f x y z u, , ,( ) 0 1 3 6 9 11 12 13 15, , , , , , , ,( )=

f x y z u, , ,( ) 0 2 3 4 5 7 8 9 13 14 15, , , , , , , , , ,( )=

f 0 3 4 6 7 11 13 14 15, , , , , , , ,( )=

f 0 1 2 4 6 8 9 12 13 14, , , , , , , , ,( )=

f a b c d e, , , ,( ) ce ce+( ) a b+( )d a b+( )dce+=

f w x y z, , ,( ) w z+( ) x z+( ) y z+( )+ +[ ]=

00

01

11

10

0 0 0 0

0 0 0 0

1 1 1 1

0 0 0 0

0 1 0 0

1 1 0 0

1 0 0 0

0 1 0 0

000 001 011 010 110 111 101 100e d c

a b

F

00

01

11

10

1 0 0 1

1 0 0 0

1 0 0 0

1 0 0 0

0 0 0 1

0 0 0 1

0 0 0 0

1 0 0 1

000 001 011 010 110 111 101 100e d c

a b

G



P22. Disee de forma ptima un circuito que genere la funcin f y cuya realizacin sea en dos niveles.a)

b)

c)

d)e) f = v x y z + v w x y + v w y z + v w x y + v w x y + v w x y + v x y z + v w x yf)

g)

P23. Se pretende disear un circuito combinacional que tenga como entrada un n BCD natural y como salida laparte entera del cociente de su divisin por tres. Se pide: a) exprese las funciones mnimas de salida comosuma de productos y como productos de sumas; b) obtenga las expresiones correspondientes a cada una delas anteriores, realizadas con un slo tipo de puertas y represente el circuito correspondiente a la mnima deestas expresiones.

P24. Se desea disear un circuito lgico que tenga 4 entradas y1, y0, x1, x0. Los pares de bits (y1,y0) y (x1,x0) rep-resentan nmeros binarios de dos bits con y1 y x1 como los bits ms significativos. La nica salida del cir-cuito, z, debe ser 1, si y slo si, el nmero x1x0 es mayor o igual que el nmero binario y1y0. Determine unaexpresin mnima de suma de productos para z. Disese tambin el circuito lgico que realiza la funcinpedida.

P25. Realice la funcin f con puertas: a) NAND, b) NOR

P26. Redisee el circuito de la figura slamente con puertas NAND .

P27. Suponga que los nmeros entre 0 y 15 estn representados en binario con cuatro bits: x3, x2, x1, x0, dondex3 es el bit ms significativo. Disee un circuito que de salida z=1 si y slo si el nmero x3x2x1x0 es unnmero primo. Base su diseo en la obtencin de una expresin mnima en dos niveles para z.

P28. Las cuatro lneas de entrada de un circuito combinacional corresponden a un nmero natural codificado enbinario natural. Disee un circuito en dos niveles que sirva para detectar cundo un nmero es una potenciade dos.

P29. Disee un circuito combinacional que acepte un nmero de tres bits y genere un nmero binario de salidaigual al cuadrado del nmero de entrada.

P30. Se desea disear un circuito que, en funcin de una entrada de control C, permita sumar (C=1) o multiplicar(C=0) nmeros binarios de dos bits. Disese con un nico tipo de puertas.

P31. El horario laboral de una factora es de 8 horas diarias, divididas en tres turnos: de 8 a 11 (primer turno), de11 a 13 (segundo turno), de 13 a 16 (descanso) y de 16 a 19 (tercer turno).Se pretende disear un circuito que tenga como entradas la representacin binaria de la hora actual menosocho y que proporcione a la salida el nmero de turno que est trabajando (si procede) 0 si es hora dedescanso. Se pide:a) Exprese las funciones mnimas de salida como suma de productos y como producto de sumas. b) Obtenga las expresiones correspondientes a cada una de las anteriores funciones realizadas con un slotipo de puertas y representar el circuito correspondiente a la mnima de estas expresiones.

f 0 1 5 6 9, , , ,( ) d 10 11 12 13 14 15, , , , ,( )+=

f 0 2 5 7 13 15 18 26 29 31, , , , , , , , ,( ) d 20 24 28, ,( )+=

f 13 15 17 18 19 20 21 23 25 27 29 30 31, , , , , , , , , , , ,( ) d 1 2 12 24, , ,( )+=

f 0 4 6 8 9 12 13 14 15 18 22 26 28 30 31, , , , , , , , , , , , , ,( )=

f 0 3 5 8 10 11 14, , , , , ,( )=

f 2 3 6 13 15 19 20 22 25 26 27 28 29, , , , , , , , , , , ,( ) d 0 7 12 18 24, , , ,( )=

f abcd abce acde abce abce abce abcd abec+ + + + + + +=

>1

&

z

x

>1

yf



P32. Disee un circuito combinacional que detecte un error en la representacin de un dgito decimal en BCD.

P33. Disee un circuito combinacional que multiplique por cinco una entrada de dgito decimal representada enBCD. La salida debe ser tambin en BCD. Demuestre que las salidas pueden obtenerse de las lneas deentrada sin usar ninguna puerta lgica.

P34. Disee un circuito combinacional cuya entrada es un nmero de cuatro bits y cuya salida es el complementoa 2 del nmero de entrada.

P35. Disee un circuito de alarma de coche de dos puertas de tal forma que suene la alarma cuando: * Las puertas estn cerradas, el motor apagado y se abra el maletero. * El motor est encendido, las puertas cerradas y el maletero abierto. * El freno de mano quitado, el motor encendido y algunas de las puertas abiertas.Aada una entrada que permita desactivar la alarma.

P36. Se tiene una palabra de 5 bits: los cuatro ltimos bits representan un dgito BCD; el primero es un bit deparidad impar. Obtenga la tabla de verdad (o el K-mapa) de las funciones siguientes: 1) f1 se har 1 para valores de entrada que no correspondan con dgitos BCD 2) f2 se har 1 para palabras con paridad incorrecta.

P37. Se ha diseado una puerta de tres entradas llamada bomba (cuyas caractersticas se muestran) con unresultado desafortunado. Experimentalmente se encuentra que las combinaciones de entrada 101 y 010 hacenexplotar la puerta. Determine si hay que inutilizar las puertas o, por el contrario, pueden ser modificadasexternamente (aadiendo un circuito) de forma que sea funcionalmente completa y que, sin embargo noexplote.

P38. Dada una palabra A de n bits y una seal de control C, disee un circuito combinacional cuya salida seael Ca1 el Ca2, segn el valor de C. Utilice exclusivamente puertas EXOR y OR.

P39. Disee, con el menor nmero posible de puertas, un divisor por 2 de un dgito BCD. De el resultado con unacifra decimal (tambin en BCD).

P40. Una cierta puerta de cuatro entradas llamada LIMON realiza la funcin siguiente: LIMON(A,B,C,D) =BC(A+D)Suponiendo entradas en doble ral:a) Realice la funcin: con slo tres LIMON y una OR.b) Puede realizarse cualquier funcin en lgica LIMON/OR?

P41. Una luz se enciende cuando su seal de excitacin est en nivel bajo. Esta seal est controlada por un cir-cuito de cuatro entradas: x1 orden de encender la luz, activa en bajo; x2 orden de inhibir la luz, activaen bajo; x3 orden de emergencia, activa en bajo; x4 aviso del estado de la luz en la calle: 1 si es deda,0 si es de noche. La luz se debe iluminar cuando haya orden de encenderla, el estado de la luz exteriorsea el apropiado y no haya inhibicin, excepto si hay emergencia, en cuyo caso la luz se enciende indepen-dientemente de las otras seales.De una tabla de verdad del circuito que controla la luz, disendolo con los elementos que estime oportunos.

P42. Disee un circuito cuya salida sea el resto de la divisin de un n A de tres bits entre un n B de dos. El n Bnunca puede ser cero.

AB00 01 11 10C

0 1 1 0 1

1 0 1 0 0

BOMBA

CA B

BOMBA(A,B,C) BOMBA(A,B,C)

f v x y z, , ,( ) 0 1 6 9 10 11 14 15, , , , , , ,( )=



P43. El circuito de la figura ha sido diseado para comparar las magnitudes de dos nmeros binarios de dos bitsa2 a1 y b2 b1. Si z=1 e y=0, a2 a1 es el mayor. Si z=0 e y=1, b2 b1 es el mayor. Si z=y=0, los dos nmeros soniguales. Sin embargo el circuito propuesto no cumple las especificaciones solicitadas. Compruebe este hechoy modifique el diseo para que sea correcto.

P44. Un sistema sencillo para hacer votacin secreta es utilizar un circuito combinacional cuyas entradas estncontroladas por interruptores que puedan accionar los miembros del jurado. Cada miembro votar con un SIo un NO (no hay abstenciones).El sistema que queremos realizar es el siguiente. Hay dos tribunales: A y B. El tribunal A tiene 4 miembros(a,b,c, y d) y el tribunal B tres (e,f, y g). El veredicto deber ser: El del tribunal A en el caso de que no se produzca empate. Si se produce empate en el tribunal A, el veredicto ser el del tribunal B.Disee el circuito segn el diagrama de bloques de la figura:

P45. La expresin algebraicaC0 = A0Ck = (A0 + A1 + ... + Ak-1) Ak k = 1, 2, ...

proporciona el valor de la salida Ck de un circuito en funcin de las entradas A0, ..., Ak-1, Ak.(a) Disee el circuito correspondiente a cuatro bits de entrada.(b) Describa verbalmente qu tarea realiza dicho circuito.(c) Utilizando como mdulo el circuito diseado en (a), realice un nuevo circuito para 12 bits de entrada,indicando las nuevas entradas y salidas que hay que aadir al mdulo diseado en (a), para que el nuevo cir-cuito de 12 bits pueda operar correctamente.

P46. Las funciones del circuito de la figura dependen, en general de las variables (w,x,y,z). Sabiendo que f2 0y f3 0 y que f = S ( 0, 4, 9, 10, 11, 12 )a) Determine completamente las funciones (incluyendo inespecificaciones).b) Realice los circuitos que proporcionan f2 y f3.

&

&

&

1

&

a1

b2

b1

z

y

a2

CIRCUITO A

CIRCUITO B

CIRCUITO C

abcd

efg



P47. En la figura se representa una funcin de 4 variables incompletamente especificada. Asigne valores a lasinespecificaciones para conseguir especificar completamente la funcin de la forma que se indica en cadauno de los casos siguientes.

a) z pasa a depender de slo dos variables.b) z tiene nicamente cinco mintrminos sin implicantes superiores.c) z tiene exactamente cuatro implicantes primas.d) z tiene una implicante prima no esencial.e) z tiene el mismo nmero de implicantes primas que de implicadas pri-mas.

&

> 1

= 1wxzy

f1

f3

f2

f

00 01 11 10

00

01

11

10

1 d d d

d d 0 0

0 d 0 0

d d 0 1

abcd

z


Subsistemas Combinacionales 17

BOLETIN 4: Subsistemas Combinacionales

Problemas bsicos

P1. Disee a nivel de puertas lgicas, un decodificador decimal. Las entradas sern los cuatro bits de un dgito BCD, presentando slo 10 salidas activas a nivel bajo.

P2. Realice la funcin f= S(0,3,6) de las siguientes formas:a) Utilizando un decodificador con salidas activas en nivel alto y puertas OR.b) Utilizando un decodificador con salidas activas en nivel bajo y puertas AND.c) Utilizando un decodificador con salidas activas en bajo y puertas NAND.d) Con un decodificador con salidas activas en alto y puertas NOR.

P3. Se dispone de un decodificador 3:8 con salidas activas en bajo, puertas NOR de 2 entradas y una puertaNAND de 6 entradas. Sabiendo que las entradas estn en nico ral, realizar la funcin siguiente: f = P (0,3,5,6,7,8,9,10,11,14) . d(1,15)

P4. Se dispone de decodificadores 2 a 4 con seal de habilitacin activa en nivel alto. Disee, con las mismascaractersticas:a) Un decodificador 1:2b) Un decodificador 3:8c) Un decodificador de 4:16

P5. Disee un codificador de cuatro entradas con salidas en cdigo Gray.

P6. Se tienen dos codificadores de prioridad 4 a 2 como el de la figura. Este dispositivo dispone de una entradade habilitacin EI y dos salidas EO y GS. EO se activa cuando el codificador est habilitado pero no hayninguna entrada de datos activa, mientras que GS se activa cuando el codificador est habilitado y hay algunaentrada activa. Disear un codificador de prioridad de 8 a 3 de las mismas caractersticas de los anteriores.Adems de los dos codificadores, se pueden emplear hasta un mximo de ocho puertas de dos entradas.

P7. Implemente un convertidor de cdigo BCD a 7-segmentos a partir de un decodificador y un codificador.

P8. Disee un multiplexor de tres entradas de seleccin y una entrada de habilitacin activa en nivel alto, utili-zando puertas NAND.Nota: cuando la entrada de habilitacin no est activada coloca la salida del multiplexor en nivel bajo.

P9. Realice con multiplexores de dos entradas de seleccin la funcin:F= S (0,1,3,4,5,6,8,9,10,11,12,15,17,20,22,23,25,28,29,30,31)

P10. Dada la funcin: F(a,b,c)= S (0,3,7) + d(1,2,6)Disela, si es posible, con un slo multiplexor 2:1, sabiendo que las entradas estn en nico ral.

P11. Sea la funcin:F(a,b,c,d,e)= S (2,3,4,5,6,7,8,9,10,14,15,16,17,18,19,20,21). Realcela utilizando un nico multiplexor de 4 canales, un nico decodificador de 3 a 8 y puertas AND dedos entradas. Las variables estn en nico ral.

COD

I0I1I2I3

EO

GS

EI

Q1Q0


18 Subsistemas Combinacionales

P12. Sea F = S (1,3,11,13,21,23,25,31) + d(5,19,27). Implemente esta funcin con un nico demultiplexor 1:8,una puerta NAND de ocho entradas y puertas NAND de dos entradas.

P13. Implemente la siguiente funcin multisalida haciendo uso de una ROM.F = S (0,1,3,7,9,12,15)G = P (0,1,2,5,6,10,11)H = (X3 + X2) . (X2 + X1 + X0)

P14. Una ROM de 8 palabras de 2 bits tiene almacenada la siguiente informacin: pos0(0,0), pos1(1,0), pos2(1,0),pos3(0,1), pos4(1,0), pos5(0,1), pos6(0,1), pos7(1,1). D una expresin algebraica de la funcin que realizay disee un circuito equivalente con multiplexores de 4 canales.

P15. Implemente la siguiente funcin multisalida usando una PLA:F = S (0,1,3,7,9,12,15)G = P (0,1,2,5,6,10,11)H = (X3 + X2) . (X2 + X1 + X0)

P16. Se desea disear un circuito que tenga como entradas dos nmeros de dos bits a=(a1 a0) b=(b1 b0) y un bitde paridad par correspondiente a los cuatro bits anteriores. El circuito indicar en una salida si a>b, y en otrasi se ha producido una entrada ilegal (con el bit de paridad mal). El circuito deber realizarse con multiplex-ores de dos entradas de seleccin y una ROM de 8 posiciones de memoria.

P17. Sean A y B dos nmeros de 5 bits en notacin complemento a 1. a) Disee un comparador (A>B, A=B, A



c)

P19. Realice la funcin F=S (1,2,3,4,6,7,8,9,14), mediante la PAL de la figura .

0

1

x

1

0

0123

y

z

&

f

E

&

&

&

&

&

&

&

&

&

&

&

&

>1

>1

>1

1

1

11

1

1



P20. Para el circuito de la figura, se pide:a) representar el diagrama de Karnaugh de la funcin f, b) redisearlo utilizando MUX de 4 canales.

P21. Analice el circuito de la figura

P22. Interprete la utilidad del sistema mostrado en la figura.

0123 1 0

01234567

210

&

xy

z

ux

v z

f

&

&

&

E2 E1

01

01

01

01

> 1

y

y

0

y

x

01z

x

A2A1A0

D3

D2

D1

D0

CS

POS CONT 0 F 1 3 2 8 3 0 4 0 5 0 6 5 7 7

f

abcdefg

abcdefg

a

b

c

d

e

f g

a

b

c

d

e

fg

convertidor

binario

a

BCD

convBCD/7 seg

convBCD/7 seg

ROM

D4D3D2D1D0

A3A2A1A0



P23. Describa con palabras el funcionamiento del circuito

P24. Represente las salidas del siguiente circuito como suma de productos

P25. Analice el circuito de la Figura describiendo con palabras la funcin que realiza. Puede disearse con unaROM un circuito que realice la misma tarea? En caso afirmativo, indique cmo se hara, as como el conte-nido de la ROM para los siguientes valores en hexadecimal de X e Y.XY: 10, 11, 12, 67, 84, AA ,DF

P26. Sean A= A4A3A2A1A0 y B=B4B3B2B1B0 dos nmeros binarios que nunca pueden representar el valor "-0".Hay dos seales, S1 y S0, que indican el tipo de representacin numrica, de acuerdo con el siguiente cdigo.

Disee un comparador (A>B, A=B, A1x>y

x=y

x1f

G

E

L

A2A1A0

D3D2D1D0

ROM

bac

0123

s1s0

>1f1

POS CONT 0 A 1 D 2 2 3 B 4 C 5 7 6 3 7 7

f2

01 s

&y3x3 z3

01 s

&y2x2 z2

01 s

&y1x1 z1

01 s

&y0x0 z0

1

A>B

A=B

A




P27. El circuito integrado 74138 es un circuito integrado comercial consistente en un decodificador 3:8 con sali-das activas en nivel bajo. Dicho dispositivo dispone tambin de tres entradas de habilitacin, dos de ellasactivas en nivel bajo E1 y E2 y una tercera activa en alto E3. Represente la tabla de verdad del decodificadoren funcin de las entradas de datos y de habilitacin. D una expresin algebraica para cada una de las salidasen funcin de las variables de datos y de las de habilitacin.

P28. Realice las siguientes funciones haciendo uso de los dispositivos que se dan en cada uno de los apartados:a) Utilizando un decodificador con salidas activas en nivel alto y puertas OR.b) Utilizando un decodificador con salidas activas en nivel bajo y puertas AND.c) Utilizando un decodificador con salidas activas en bajo y puertas NAND.d) Utilizando un decodificador con salidas activas en alto y puertas NOR.

F= S(0,9,11,15) + d(1,2,3)F = P (0,3,5) . d(1,2)F = P (1,3,4,6,9,11) . d(7,12,14)F = P (1,2,3,7,8,9)

P29. Encuentre un diseo mnimo para cada una de las siguientes funciones si slo disponemos de un decodifica-dor 3:8 y de puertas de dos entradas.a) F= S(0,9,11,15) + d(1,2,3)b) F = P (0,3,5) . d(1,2)c) F = P (1,3,4,6,9,11) . d(7,12,14)d) F = P (1,2,3,7,8,9)

P30. Un circuito tiene como entradas dos nmeros binarios de dos bits cada uno: Y= y1y0; X= x1x0 .Se desea quetenga salidas 11 si Y=X, 10 si Y>X y 01 si Y



P36. Disee los siguientes convertidores de cdigo:a) BCD - Exceso-3b) BCD - 2 de 5

P37. Implemente un circuito que realice la conversin BCD a Gray utilizando decodificadores y puertas.

P38. Realice las funciones de conmutacin siguientes utilizando multiplexores de 4 canales.a) F= S (0,1,3,4)b) F= S (2,4,5,7)c) F= S (0,3,4)d) F= S (1,2,3,6,7)e) F= P (1,2,4,5,6,9,15)

P39. Realice las funciones del ejercicio anterior con:a) MUX-1 b) MUX-2 c) MUX-3

P40. Disee un circuito que a la salida de un multiplexor 8:1 realice la funcin:F= S (3,4,5,11,12,13,14,15,16,17,24,26,28,29,31)Para el diseo se pueden usar, adems de dicho multiplexor, un mximo de 8 puertas de 2 entradas.

P41. Un sistema de comunicacin permite transmitir dos cdigos de cuatro bits: CA = 0010 y CB = 1101. Sinembargo, en dicha transmisin pueden aparecer errores. Disee un circuito con cuatro entradas (el cdigo de4 bits) y 3 salidas A, B, C. La salida A se hace igual a 1 si el cdigo recibido es el 0010 o ese mismo cdigocon un error en un bit. La salida B se har 1 si el cdigo recibido es el 1101 o ese mismo con un error en unbit. La salida C se hace 1 si el cdigo recibido difiere en dos bits de los cdigos 0010 y 1101. Dise la fun-cin A con MUX 2:1, la funcin B con puertas NAND, y la C con puertas NOR.

P42. El bloque A de la figura pone su salida yk=1 si y slo si hay k entradas a 1. Disee la unidad B para que elbloque completo C ponga zj=1 si y slo si hay j entradas a 1.Utilice slo MUX 2:1.

P43. Se quiere realizar un convertidor de un dgito BCD a un cdigo de peso (8, 4, -2, -1). Encuentre la expresinmnima en dos niveles para cada una de las salidas y realice el convertidor con MUX 4:1.Nota: Un nmero a3a2a1a0 en cdigo pesado ( 8, 4, -2, -1) vale: a3a2a1a0 = ( 8*a3 + 4*a2 - 2*a1 - 1*a0 )

P44. En una prctica de laboratorio se pretende montar el circuito siguiente:

Sin embargo, el laboratorio es un desastre.a) El da que va el grupo M resulta que no hay multiplexores, con lo nico que podemos contar es con una

B

C

Z0Z1Z2Z3Z4

y0y1y2y3

X0X1X2

X3

A

0123 1 0

F

0

54321

67

21

0

x

yz

DEC



puerta NAND de ocho entradas adems del decodificador previsto.Obtenga el circuito equivalente al dado con el material disponible.b) El da que va el grupo P ya disponemos de los multiplexores necesarios, pero ahora han desaparecido losdecodificadores.Obtenga un circuito equivalente al dado utilizando un slo multiplexor como el previsto en la prctica.Nota: Disponemos de las variables en nico ral. La entrada de habilitacin del multiplexor hace: F=0 si E=0y F=MUX si E=1.

P45. Utilizando multiplexores de menos entradas de seleccin que el dado, se pide: a) Cmo implementara un MUX de 3 entradas de seleccin? b) Cmo implementara un MUX de 2 entradas de seleccin? c) Cmo implementara un MUX de 4 entradas de seleccin?

P46. Realice un circuito que haga la conversin de un cdigo 2 de 5 a cdigo 7-segmentos. Para ello se disponede una PLA de 5 entradas, 10 trminos producto y 7 salidas.Nota: no se trata de encontrar una realizacin mnima sino una que quepa dentro de la PLA.

P47. Se desea disear un circuito combinacional para que genere el producto aritmtico de dos nmeros de dosbits A1A0 y B1B0. Los bits de entrada se activan en nivel alto y las salidas en bajo. Dibuje el circuito sigu-iendo el patrn de una PLA. Exprese las salidas como suma de productos.

P48. Una llamada de telfono puede dirigirse a cuatro secretarias. (Nunca hay ms de una llamada simultnea-mente). La recepcionista distribuir las llamadas segn el siguiente criterio:Si la llamada procede de empresas de alimentacin o de ropa se pasa a la secretaria no 4.Si procede de una empresa de venta de ordenadores o de un banco se pasar a la tercera secretaria.Si se trata de una llamada procedente de una empresa de viajes o del aeropuerto deber sonar el telfono dela segunda secretaria.En cualquier otro caso se enviar a la primera.Disee un circuito que indique el nmero de la secretaria que deber recibir la llamada, utilizando un nicocodificador 8:3, una NOR de 2 entradas y una NOR de 6 entradas.

P49. Se desea obtener el nmero de unos que hay en cinco seales A, B, C, D y E en ral simple. Disee el circuitosi slo dispone de dos MUX4:1, un decodificador 3:8 con salidas activas en baja, 4 puertas NAND de 6 entra-das, dos inversores y cuatro puertas XOR.

P50. Se desea realizar un convertidor de cdigo, de entrada 2-entre-5 y de salida BCD. Adems, este circuitodeber poseer otra salida que detecte un error en la entrada. En el caso de que ocurra tal error, las salidasBCD se pondrn en alta impedancia.a) Realice el detector de error usando un MUX 8:1 y puertas.b) Realice el convertidor 2-entre-5 a BCD usando un PLA de no ms de 10 trminos producto (AND).c) Dibuje el circuito completo.

P51. Una puerta umbral (Figura 1) activa su salida, Z = 1, si el valor de sus entradas, tomadas como nmero bina-rio A(10 = an-1...a1a0(2, es mayor o igual al umbral interno "i".a) Disee una puerta umbral de n entradas utilizando subsistemas combinacionales y puertas lgicas.b) En la Figura 2 aparece un circuito formado, nicamente, por puertas umbrales. Analice dicho circuito.c) Redisee el circuito de la Figura 2 utilizando exclusivamente MUXs de 4 canales.

n-1

0

an-1

a1a0

A Zi

Z =1 si A > i

0 si A < i

Figura 1

21

0

a

b

11

0

c

d

31

0

e

d

F5210

1

Figura 2



P52. Un desplazador a la derecha de n bits, es un circuito combinacional que tiene como entrada un nmero A den bits, m seales de control sm-1,..s0 que indican el nmero de posiciones que se desplazar a la derecha elnmero de entrada A, y genera la salida Z de n bits, correspondientes al nmero A desplazado. As por ejem-plo, para un desplazador de 8 bits, cuya entrada sea 10010101 y las seales de control s2s1s0 = 010, se generaun desplazamiento de 2 posiciones a la derecha, dando como resultado la salida XX100101. Si s2s1s0 = 000no hay desplazamiento. a) Disee un desplazador a la derecha de n=4 bits y m=2 bits, utilizando 4 MUXs de 4 canales. Suponga quelos bits ms significativos del resultado se llenan con 0s.Para el ejemplo anterior, la salida sera 00100101.b) Dibuje las formas de onda de las salidas, cuando A3A2A1A0=1011 y las seales s1s0 cambian segn lasecuencia "00,01,00,11,00,10" con una frecuencia de 1kHz.c) Indique una aplicacin aritmtica para el desplazador.

P53. La figura muestra un comparador de dos nmeros de 1 bit y su tabla de verdad. Se desea obtener un com-parador de nmeros de 6 bits utilizando exclusivamente comparadores de 1 bit. El diseo debe contemplarque el tiempo de retraso no supere 4T, donde T es el retraso asociado al comparador de 1 bit

P54. Un sistema que mide peridicamente la temperatura de un experimento de laboratorio da la informacin uti-lizando nmeros de 4 bits en notacin complemento a dos. Disee un circuito que detecte el intervalo cerradode cdigos [-5,4] utilizando exclusivamente comparadores de magnitud de cualquier n de bits y puertas dedos entradas que no sean operadores lgicos universales.

P55. En un determinado sistema microcomputador, existen 3 subsistemas que procesan la informacin de formaindependiente a travs de cuatro fases de operacin. Por propsitos de control, es necesario conocer:a) Cundo dos o ms subsistemas estn en la misma fase.b) Cuando exactamente dos subsistemas estn en la misma fase.Cada subsistema genera una seal de dos bits para indicar en que fase se encuentra (00,01,10,11). Disee uncircuito que permita conocer cuando el conjunto de subsistemas se encuentra en alguna de las situaciones a)y b).

P56. a) Realice un MUX2:1 utilizando exclusivamente puertas NAND de 2 entradas. Incluya tambin una sealde habilitacin, definiendo previamente cmo acta (esto es, cul es su nivel activo y cmo es la salidacuando hay deshabilitacin.b) Repita "a)" utilizando slo puertas NOR de 2 entradas.c) Describa el circuito de la Figura. (En particular, debe dar nombre a todos los terminales, identificando sison entradas y salidas, cules son sus niveles activos y su significado funcional; describir la operacin del

Ai Bi

Ci

Ei

Ci Ai Bi Ei

0 X X 01 0 0 11 0 1 01 1 0 01 1 1 1

Comparador de 1 bit



circuito; etc.). Dibuje el smbolo que corresponde a este circuito tomado como subsistema.


&

&

&

&

&

&

&

&

=1

=1

=1

=1

=1

=1

=1

=1&

&

01234567

012

01

0123 1 0

>1

e1

e2

s

b

c

c

ab

e

df

a

f



P58. Redisee en dos niveles el cicuito de la figura

P59. Para el circuito de la figura se pide:a) Analizarlob) Redisearlo utilizando MUX de 8 canales.

A2A1A0

D4D3D2D1

ROM

xyz

D0

0123 1 0

>1

A2A1A0 D4D3D2 D1D00 0 0 0 0 0 0 00 0 1 1 1 X 1 00 1 0 0 1 X 0 0 0 1 1 1 1 1 1 11 0 0 0 0 0 0 01 0 1 1 1 X 1 01 1 0 0 1 0 0 01 1 1 1 0 X 0 1

u v

f

A1A2A3

D0D1D2D3

ROMA0

01 s

012

01

&

>1

X0X1X2X3

X0X1 1

>1

F

POS CONT(HEX)

3DEC

89

101112

1415

13

CDEF8

AB

9

POS CONT(HEX)

01

3 4

6 7

5

45670

23

1

2

E




P61. Redisee el circuito de la figura utilizando MUX de 4 canales.

4:1 que se necesiten.

P62. Disee la funcin multisalida

Haciendo uso de: a) una ROM; b) una PLA;c) una PLA del tipo AND-NOR.

P63. Sean

Disponemos de una ROM de tres lneas de direccin y hasta 10 MUX 2:1.a) Disee las funciones f y gb) Obtenga, adems, la funcin h =f . gLas variables estn en nico ral.

P64. Necesitamos un circuito lgico con cuatro entradas que genere una salida z que se activa cuando se satisfaceuna de las dos condiciones siguientes, pero no las dos: 1) Ambas entradas, a y b, son activas.2) O bien c o d o ambas son activas.Disee este circuito en cada uno de los casos siguientes:a) Con MUXs de 4 canales, suponiendo que a y b son activas en nivel alto, c y d activas en bajo y z activaen bajo.b) Con un DEC 3:8 con salidas activas en alto, una puerta NAND de 6 entradas y un nmero no mayor de 8puertas NAND de dos entradas, suponiendo que todas las entradas y salidas son activas en alto.

01 s

0123

10

01 s

01 s

0

1 sf

0

0

x

1

x

y

yx

u

d3

d2

d1

d0E

u

0123

10y

z

01 s

x

E

y

A1A0

D3D2D1D0

ROM

>1

>1

>1

&

f

pos cont 0 B 1 2 3

0 F C

f1 a b c, ,( ) 0 2 4 6, , ,( )=

f2 a b c, ,( ) 1 2 3 6, , ,( )=

f3 a b c, ,( ) 2 5 6 7, , ,( )=

f a b c d e, , , ,( ) 2 4 5 9 10 11 13 18 20 21 24 26 27 29 31, , , , , , , , , , , , , ,( ) d 0( )+=g a b c d e, , , ,( ) 4 6 7 10 11 14 17 20 22 24, , , , , , , , ,( ) d 0 25 26 27 28 29 30, , , , , ,( )+=



P65. Redisee el circuito de la figura, utilizando slo MUXs 2:1. Deber reducirse en lo posible el nmero demultiplexores. La nica entrada disponible en doble ral es "e".

P66. Demuestre algebraicamente cmo se obtiene, si es posible, una puerta EXOR de dos entradas utilizandoexclusivamente dos decodificadores de 2:4.

P67. Cinco soldados A,B,C,D y E son voluntarios para una importante misin si se cumplen todas las siguientescondiciones:1) A o B o ambos, tienen que ir.2) C o E, pero no ambos, tienen que ir.3) O van A y C, o no van ni A ni C.4) Si D va, entonces E tambin tiene que ir.5) Si B va, entonces tambin A y D tiene que ir.a) Obtenga la expresin mnima de la funcin que indica cundo se cumplen las condiciones.b) Disee un circuito que realice la funcin utilizando nicamente multiplexores 8:1 (las variables estn ennico ral).

P68. Se dispone de circuitos comparadores de magnitud de 4 bits y puertas lgicas. Disese un comparador denmeros de 16 bits.

P69. Empleando un multiplexor de tres entradas de seleccin y todos los multiplexores que hagan falta de dosentradas de seleccin, realice la funcin lgica f(x1,x2,..x6) que se caracteriza por tomar el valor 1 si y slosi se cumple:

x1+x2+x3+2x4+2x5+3x6 > 4donde xi={0,1} para i={1,2,..,6} y las operaciones de adicin y multiplicacin indicadas son aritmticas.

P70. Disee un circuito combinacional que tenga como entradas tres nmeros sin signo A, B y C de n bits cadauno, y una salida Z que indique cul de los nmeros B o C es ms prximo al nmero A. Haga un diseo consubsistemas combinacionales. Suponga que AB, AC y CB.

P71. Determinado proceso qumico es controlado por dos sistemas idnticos S1 y S2. Cada sistema mide dosparmetros: valor de ajuste (A1 y A2, cada uno de dos bits) y valor base (B1 y B2, cada uno de cuatro bits).La operacin es de la siguiente forma: - Si los valores base medidos por ambos sistemas difieren en menos de tres unidades, el valor de salida cor-responder a la base medida por S1.- Si los valores base de S1 y S2 difieren en tres o ms unidades, el valor de salida corresponder a la resta"valor base menos valor de ajuste" del sistema que haya medido mayor valor base.Muestre un diagrama de bloques y realice un diseo utilizando subsistemas combinacionales.

P72. Sea el bloque lgico A que compara la magnitud de dos nmeros de tres bits, X3 = x1x2x3 e Y3 = y1y2y3donde x3 e y3 son los bits menos significativos. El bloque A tiene dos salidas G3 y S3 tales que G3 = 1 si yslo si X3>Y3; S3 = 1 si y slo si X3



(X4 = x1x2x3x4 e Y4 = y1y2y3y4) tal como se muestra en la figura. Obtenga expresiones para G4 y S4 en fun-cin de las entradas al bloque B y muestre una realizacin de estas expresiones usando slo puertas NAND.b) Muestre una realizacin del bloque A utilizando slo bloques de tipo B. Las constantes 0 y 1 estn disponibles.

y1y2y3

x1x2x3

A

G4

S4

G3S3

Bx4y4


Artmtica Binaria y Circuitos Aritmticos 31

BOLETIN 5: Artmtica Binaria y Circuitos Aritmticos

Problemas bsicos

P1. Realice las operaciones aritmticas siguientes en binario utilizando la notacin en complemento a 2y compruebe el resultado usando la aritmtica decimal.

1) (+42) + (-13)2) (+42)-(-13)3) (-42)+(-13)4) (-42)-(-13)

P2. Sea una ALU de 8 bits que entre otras operaciones realiza la suma sin signo(SSS) y la suma en complementoa dos (SC2). Indique justificadamente:a) Dados dos nmeros positivos A y B, da igual sumarlos mediante SSS que mediante SC2?b) En qu consisten y cmo se reconocen los errores de desbordamiento (overflow)? En su caso, cmopuede obtenerse el resultado correcto?c) Realice, si es posible, las siguientes operaciones indicando si es con SSS o SC2.

1. (-75) + 1252. (-75) +(-125)3. 75 + (-125)4. 75+125

P3. La ALU de 4 bits de la figura se incluye dentro de un circuito integrado. Muestre las conexiones entre 3 CIpara formar una ALU de 12 bits. Asigne los arrastres de entrada y salida en la ALU de 12 bits.

P4. Disee un circuito aritmtico con dos variables de seleccin s1 y s0 que genera las siguientes operacionesaritmticas. Dibuje el diagrama lgico de una etapa tpica.

P5. Se desea obtener el valor de un nmero binario sin signo A, de 8 bit (A=A7-0), multiplicado por 129.a) Obtenga un circuito que lo realice. No pueden utilizarse circuitos aritmticos de n bits ( n > 1), pero si semisumadores (HA), sumadores completos(FA) y puertas.b) Repita para (A * 40).

P6. Disee un circuito aritmtico con una variable de seleccin s y dos entradas de datos A y B. Cuando s=0 elcircuito realiza la operacin de suma F= A+B. Cuando s=1, el circuito realiza la operacin de incrementoF=A+1. Suponga A y B nmeros de 4 bits.

P7. Se dispone de una ALU de 8 bits muy simple, ya que slo hace las operaciones de "suma" y " transfiere el

F3 F2 F1 F0

A3 A2 A1 A0 B3 B2 B1 B0ALU Cout

S2S1S0

Cin

0 0 F = A+B F = A+B+1

0 1 F = A F = A+1

1 0 F = B F = B+1 1 1 F = A+B F = A+B+1

s1 s0 Cin = 0 Cin = 1


32 Artmtica Binaria y Circuitos Aritmticos

complemento", como se indica en la figura adjunta

Considere dos nmeros con signo de 16 bits ( K y L), representados en complemento a dos. Cada uno estescrito en dos palabras de 8 bits, una con la parte ms significativa (H) y otra con la menos significativa (L),es decir, (K= KHKL y L=LHLL).a) Utilizando una sola ALU, indique justificadamente, qu hay que realizar para obtener M=K+L(M=MHML) incluyendo la posiblidad de desbordamiento (overflow). No hay que explicar cmo se alma-cenan los resultados intermedios, sino que, simplemente, hay que decir que se almacenan.b) Repita el apartado anterior para obtener M=K-L.c) Disee la ALU con puertas y sumadores completos(Full Adder) de 1 bit.

P8. En el circuito de la Figura hay, entre otros, un sumador paralelo de "n" bits y un bloque "transfiere/comple-menta" B (representado por n XOR). Describa funcionalmente el circuito. (Esto es, represente su operacinen forma de tabla y explquelo verbalmente).


P9. Realice las siguientes sumas sin pasar a base decimal:a) 1110 (2 + 1001 (2b) 100.1(2 + 111(2c) F02B(16 +1021(16d) 1230(4 + 23(4

P10. Multiplique los nmeros del problema anterior sin pasar a base decimal. Qu regla puede encontrarse paramultiplicar o dividir nmeros binarios por o entre nmeros que sean potencias de 2?

P11. Sean A y B dos nmeros binarios. Determine en funcin del nmero de bits de A y B el mayor nmero debits de A+B y A*B. Realice en binario las sumas 110 + 35 y 110 +73 suponiendo que se dispone de un solobyte.

P12. Realice la substraccin de los siguientes nmeros binarios usando el complemento a dos.Comprube la respuesta por substraccin directa.a) 11010 - 1101b) 11010 -10000

ALU[8]

A B

CoutV

X

Cin

X Cin F

0 0 A+B0 1 A+B+11 - A

&

0

1

F

n bits

a+b

a bCout Cin

n XOR

A Bx1

x3

x2


Artmtica Binaria y Circuitos Aritmticos 33

c) 10010 - 10011d) 100 - 110000

P13. Disee a nivel de puertas un sumador completo de tres bits (adems de posibles acarreos). Utilizando el dis-eo anterior, realice un sumador paralelo de 3 nmeros de n bits.

P14. Realice las siguientes operaciones utilizando 10 bits, 3 de ellos para la parte fraccionaria, usando la notacinen complemento a 2. Compruebe el resultado verificando los posibles errores.a) (+22.25) +(+13.13)b) (+22.25) - (+13.13)c) (-22.25) + (+13.13)d) (-22.25) - (+13.13)

P15. Muestre la palabra de 8 bits que representan los nmeros +36 y -36 en las tres notaciones (S-M, Ca1, Ca2).Represente tambin el resultado de multiplicar por dos y de dividir por dos, esos nmeros. Qu relacin hayentre la palabra inicial y la final?

P16. Los nmeros binarios listados a continuacin corresponden a nmeros con signo en notacin complementoa 2. Realice las operaciones y compruebe los resultados operando en decimal. a) 001110 + 110010 b) 010101 + 000011 c) 111001 + 001010d) 101011 + 111000 e) 011101 + 001010 f) 010101 - 000111g) 001010 - 111001 h) 111001 - 001010 i) 101011 - 100110j) 100110 - 011101

P17. Realice las siguientes operaciones en binario comprobando el resultado:a) 22 x 18 c) 18 x 40 e) 168 :14b) 75 x 8 d) 61 : 16 f) 168 : 20

P18. Se dispone de circuitos lgicos ITE. Estos circuitos poseen tres entradas y una salida, y realiza la siguientefuncin de conmutacin ITE(f,g,h)=f.g + f.h. Realice la etapa tpica de una unidad lgica que responde a lasiguiente tabla, segn la organizacin indicada en la figura y utilizando, exclusivamente, MUX 4:1 en el C.C.Las entradas se disponen en ral doble.

P19. Sean dos nmeros A y B sin signo, de dos bits cada uno. Realice un circuito que calcule A-B y presente elresultado en notacin signo-magnitud. Utilice slo puertas NAND (variables en doble ral). Modifique el cir-cuito anterior si las puertas slo tienen 3 entradas.

f

g

h

ITE

Ai

Bi

S2

S1S0

C.C.

S2 S1 S0 Fi0 0 0 Ai0 0 1 Bi0 1 0 AiBi0 1 1 Ai+Bi1 0 0 AiBi1 0 1 Ai+Bi1 1 0 Exor(Ai,Bi)1 1 1 Nexor(Ai,Bi)

Fi


34 Anlisis y Diseo de Circuitos Secuenciales.

BOLETIN 6: Anlisis y Diseo de Circuitos Secuenciales.

Problemas bsicos

P1. Obtenga los biestables D y T a partir del biestable JK.

P2. Para las secuencias de entrada de la figura, encuentre la forma de onda de salida para el caso de un biestableJK disparado por flanco negativo. Idem para el caso de ser disparado por flanco positivo.

P3. Analice el circuito de la figura.


CLK

J

K

q

J

&

1

1

CLK

2

> 1

1

1 X

J1

K1

1

q2

K2

J3

q3

K3

Z

q2J2q1&0

1>1

K2

0

1

0123

&

>1Z

q1q2q3

CLK

DEC

q2q1

Y

X

T1

D3 q3


Anlisis y Diseo de Circuitos Secuenciales. 35

P5. Un circuito secuencial sncrono se ha obtenido de acuerdo con el esquema de la figura. Correspondera estecircuito a la estructura general de los circuito secuencial sncrono?. Analcelo hasta obtener su tabla de esta-dos. (La ROM ha sido programada de acuerdo con la tabla adjunta, donde $ representa posicin y [$] su con-tenido).

P6. Analice el circuito de la figura. Encuentre la forma de onda de la salida para la secuencia de entradas dada.

d0d1d2d3

ROM

A0A1A2A3

D3q3

q1 D1q1

q3

D2q2

ZX$ [$]

0123456789ABCDEF

AB686C7647D184A9

q2

CLK

q2J2

K2 q2

D1q1

&

>1

>1q1

CLK

Z

X

Y

CLK

X

Y



P7. Para el circuito de la figura, dibuje la forma de onda de la salida para las secuencias que se muestran.Suponga que el sistema parte del estado (q1,q2,q3)=(0,0,0).

P8. Analice el circuito de la figura donde los biestables son disparados por flanco y obtenga la secuencia quegenera partiendo del estado inicial q1q2q3q4 = 1000.

Este circuito posee bloqueo. Usando puertas lgicas, modifique el circuito (aadiendo lo necesario) de formaque se evite el bloqueo:

1. utilizando las seales asncronas de los biestables (no mostradas en la figura)2. sin utilizar las seales asncronas de los biestables.

Qu ocurrira en el caso de que los biestables fuesen disparados por nivel?

q3

q3

D3

q1J1

K1 q1

>1

q2

q2

D20

1

Y 1

1Y

X

1 Y

CLK2

CLK2

CLK1PR CL

PR CLPR CL

1

1

&

Y

Z

CLK1

CLK2

Y

X

D4q4D3

q3D2q2D1

q1

q4q1 q2 q3

=1

CLK



P9. Analice el circuito de la figura. Se pretende redisearlo utilizando biestables de tipo T y puertas NAND.Qu tipo de biestable T debe ser elegido para que el nuevo circuito opere exactamente como el de la figura?.Obtenga ese nuevo circuito.

P10. Analice el circuito secuencial sncrono de la figura, sabiendo que la tabla de transicin del biestable MP esla que aparece en la misma. Disee un biestable MP a partir de un JK y puertas.

P11. Construya la tabla de estados para una mquina de Mealy con una entrada X y una salida Z, que detecte lallegada de tres ceros o tres unos consecutivos, dando una salida Z=1 coincidiendo con la aparicin del tercerbit.

P12. Construya el diagrama de transicin de estados simplificado de un autmata de Mealy con dos entradas X,Yy una salida Z que cumpla las siguientes caractersticas:a) cuando X pasa de 1 a 0, Z=1b) cuando Y pasa de 1 a 0, Z=0c) en otro caso Z no cambia de valor.X,Y no pueden valer simultneamente 1. De un ciclo al siguiente, slo puede cambiar una variable deentrada, no las dos a la vez.

>1

>1

=1

&q1J1

K1 q1

1

PR CL q2J2

K2 q2

1

PR CL

X1

X2

Z

qM

P>1

M P q(t+1)

0 00 11 01 1

q(t)q(t)q(t)1

X



P13. Ha recibido de un viejo amigo la siguiente carta:

Conteste la carta.

P14. Para el circuito de la figura se pide:a) Analizarlo.b) Indicar la secuencia de salida que se obtiene si inicialmente los tres biestables tienen salida cero.c) Indicar cmo pueden sustituirse los biestables D y JK por biestables P-M sin tener que redisear el circu-ito.

P15. Obtenga el diagrama de estados de un circuito con dos entradas, X e Y, que de salida Z=1 cuando en loscuatro ltimos ciclos de reloj, las entradas hayan sido 11, 01, 01, 11.

Querido amigo: Al poco tiempo de comprar esta vieja mansin tuve la desagradable

sorpresa de comprobar que est hechizada con dos sonidos de ultratumbaque la hacen prcticamente inhabitable: un canto picaresco y una risasardnica.

An conservo sin embargo cierta esperanza, pues la experiencia me hademostrado que su comportamiento obedece ciertas leyes, oscuras peroinfalibles, y que puede modificarse tocando el rgano o quemando incienso.

En cada minuto, cada sonido est presente o ausente. Lo que cada unode ellos har en el minuto siguiente depende de lo que pasa en el minutoactual, de la siguiente manera:

El canto conservar el mismo estado (presente o ausente) salvo sidurante el minuto actual no se oye risa y toco el rgano, en cuyo caso elcanto toma el estado opuesto.

En cuanto a la risa, si no quemo incienso se oir o no segn el cantoest presente o ausente (de modo que la risa imita el canto con un minuto deretardo). Ahora bien, si quemo incienso la risa har justamente lo contrariode lo que haca el canto.

En el momento en que te escribo, estoy oyendo a la vez la risa y elcanto. Te quedar muy agradecido si me dices qu manipulaciones dergano e incienso debo seguir para restablecer definitivamente la calma.

P M Q(t+1)

0 00 11 01 1

Q(t)10

Q(t)

q3J3

K3 q3

D2q2

q2q1P1

M1 q1>1

=1

&

&

CLK

Z

1



P16. Disee un chequeador de paridad para caracteres de 4 bits. El circuito recibir, partiendo de un estado inicial,4 bits en serie por una lnea de entrada, X; coincidiendo con el cuarto bit, la salida del circuito ser 1, si ysolo si el nmero total de unos recibidos ha sido par. Tras la recepcin del cuarto bit, el circuito volver aaceptar en la entrada un nuevo carcter de 4 bits. Utilice en el diseo biestables D.

P17. Disee un circuito secuencial sncrono que reciba una entrada X y produzca una salida Z=1, despus de quehaya recibido las secuencias de entrada 0, 0, 1 1, 0, 0. Comience el diseo por un estado de reset.

P18. Disee un autmata de Mealy con dos entradas X, Y y una salida Z cuyo funcionamiento sea el siguiente:a) si XY = 00, entonces Z = 0.b) si XY = 11, despus de que las entradas hayan sido durante dos ciclos de reloj XY = 01, entonces Z = 1.En el resto de los casos se mantiene la salida.Nota: en cada ciclo slo puede cambiar una variable de entrada, no las dos a la vez.

P19. Un circuito secuencial tiene dos entradas y dos salidas.Las entradas (X1,X2), representan un nmero en bina-rio natural de dos bits, N. Si el valor presente de N es mayor que el valor inmediatamente anterior, entonces,Z1 = 1. Si dicho valor es menor, entonces la salida Z2 = 1. En cualquier otro caso, Z1 = Z2 = 0. Se pide:1) Escribir la tabla de transicin correspondiente del circuito, como autmata de Mealy.2) Disee el circuito con biestables JK disparados por flanco negativo de la seal de reloj.3) Repita el diseo utilizando una ROM y biestables D.4) Cuntos estados tendra el circuito como autmata de Moore?

P20. En un osciloscopio se observa el siguiente comportamiento:

Realice el circuito con biestables T y puertas NAND.

P21. Se desean obtener 4 seales Z1, Z2, Z3, Z4 a partir de una seal de reloj CLK disponible en un determinado sistema. Realice el circuito correspondiente utilizando exclusivamente: 2 biestables JK, un DEC 2:4 y 4 puertas AND.

Ck

X

q1

q2

Za

Zb

CLK

Z1

Z2

Z3

Z4



P22. Para el dispositivo de memoria que se muestra a continuacin:a) Obtenga su tabla de excitacin.b) Razone si es posible implementar cualquier mquina de estados utilizando este tipo de dispositivo comoelemento de memoria.c) Con dos de estos elementos de memoria y las puertas necesarias, realice un circuito que implemente laTabla de estados. Elija una asignacin de estados adecuada, sin consideraciones de costes.

P23. Por una lnea X se recibe, bit a bit, un nmero binario N, empezando por el menos significativo.a) Obtenga la tabla de estados mnima correspondiente al circuito que permite generar una nica salida Z conel valor Z = 2*N.b) Repita el apartado a) para obtener Z = 3*N (Obsrvese que 3*N = 2*N + N = N + N + N).Comience por un estado de reset. No tenga en cuenta cundo acaba N.

P24. Se pretende disear el circuito secuencial MON que tiene por objeto monitorizar las condiciones de salud deun paciente en la cama de un hospital. La entrada de MON es un nmero binario n entre 1 y 7 que indica lasituacin del paciente. Los valores que indican un estado normal del paciente son 3, 4 y 5. El circuito tieneuna seal CL, que lo lleva al estado inicial. Cada 5 segundos se manda un valor de n a MON. Si n se encuentrapor debajo de 3 por encima de 5 en dos o ms ocasiones, la mquina debe activar una alarma. Cuando elA.T.S. de guardia ve activada la alarma debe administrar un medicamento y, posteriormente, inicializar elcircuito.Disee el circuito MON usando biestables JK y puertas NOR.


P25. Obtenga los biestables JK y T a partir de un biestable D.

P26. Obtenga los biestables JK, T y D a partir del biestable RS.

P27. Obtenga los biestables JK y D a partir del biestable T.

P28. a) Encuentre la forma de onda de salida de un biestable RS MASTER-SLAVE para la siguiente secuenciade entrada:

b) Cmo sera la onda de salida si se tratara de un RS disparado por flanco descendente (negativo)?c) Idem para flanco positivo.

X0 1S

A B B

B C A,1

C B D

D C B,1

NS, Z

Tabla de estados

y

CLK

y Q0 01 q

q

CLK

S

R



P29. Se pretende construir un circuito como el de la figura, el cual podr actuar como RS, D, T JK dependiendodel valor de C1 y C0 (ver tabla). Diselo utilizando como nico elemento de memoria un biestable tipo T.

P30. Represente el diagrama y la tabla de estados del circuito de la figura.

P31. Analice el circuito secuencial sncrono de la figura.

QC1 C0 I1 I0

0 0 R S 0 1 D - 1 0 T - 1 1 J K

I1I0 Q

C1 C0

&

&

>1

&

&

> 1

X1X0

CLK

D1 q1 D2 q2 D3 q3

0

1

=1

=1

&

&X

Y

0

Y

X

T2

X

&

>1

q3D3q3

X

CLK

Z

q2

q2

q1J1

K1 q1



P32. Analice el circuito secuencial sncrono de la siguiente figura.


P34. En el circuito de la figura, los biestables estn disparados por flanco. Analice el circuito. Suponiendo que Xslo cambia en el instante del flanco de subida, dibujar la forma de onda de Z y seale los cambios de estadopara la secuencia siguiente: X:0, 1, 1, 0, 1, 1, 0. Se supone que el circuito comienza con ambos biestables enel estado de reset.

=1

&

A1

A0

d3d2d1d0

CS

ROM

X

&XZ

T2

q1J1

K1 q1

q2

D3q3

CLK

$ (A1A0) [$]

0 F1 02 23 B

&q1J1

K1 q1&

&

&

&

X

q3J3

K3 q3

X

X

q2J2

K2 q2

&

&

&X

XZ

1

1

q1S1

R1 q1

q2S2

R2 q2

&

&

&

&

&

XZ

X

Q2

X

X

Q2

Q1

Q1

X



P35. Para el circuito secuencial de la figura, obtenga la forma de onda de la salida Z correspondiente a la formade onda X mostrada tambin en la figura. Parta del estado inicial q1q0 = 00.

P36. Para el circuito y secuencia de entrada de la figura, determine la forma de onda de salida. El estado inicial esdesconocido. El biestable es disparado por flanco. Justifique las transiciones producidas en la salida.

q0

q0

q1J1

K1 q1

&

=1

=1 >1&

&

>1T0

&

Z

Xq1

q0

q1

q0

X

CLK

X

q0

X

q0

q0

X

CLK

X

qJ

K q

1 Y

PR CL=1X

X

1

CLK

Z

CLK

X

Y



P37. Para el circuito y secuencia de entrada de la figura, determine la forma de onda de salida. El estado inicial esdesconocido. Los biestables son disparados por flanco. Justifique las transiciones producidas en la salida.

P38. Analice el circuito de la figura y muestre la secuencia de salida para la secuencia de entrada dada. Qu ocur-rira si los biestables son disparados por el nivel alto del reloj?

P39. En el circuito de la figura las entradas A, B, y C estn todas inicialmente a cero (0). La salida Y tambin estinicialmente a cero (0) y pasa a uno (1) despus de una cierta secuencia en el cambio de A, B y C a uno (1). a) Determine la secuencia que har que Y pase a uno (1). b) Explique por qu se necesita el pulso de Start.

D2q2

q2

q1J1

K1 q1

=1

=11

X

Y

CLK

CL

XZ2

YZ1

CLK

X

Y

X

D1q1

q1

D2q2

q2

=1

CLK

XZ

X

CLK

XJ1

K1

YJ2

K2CL

CLK

CL

CLK

AB

CStart



P40. Considere el circuito de la figura. Inicialmente los biestables estn en el estado 0. La operacin del circuitoempieza con un pulso de "Start" aplicado a las entradas de PRESET de los biestables X e Y. Determine lassecuencias o las formas de onda en A, B, C, X, Y, Z y W para 20 ciclos de reloj despus del comienzo de laoperacin.

P41. Muestre la tabla de estados mnima de una mquina secuencial sncrona con una entrada X y una salida Zque opera de la siguiente forma: cuando se detecta la llegada de 110 (primero 1, despus 1, despus 0), Z sepone a 1, manteniendo este valor hasta detectar la secuencia 010, en cuyo caso Z pasa a tomar valor 0 man-teniendo este valor hasta que llegue una nueva secuencia 110.

P42. Un circuito secuencial tiene una entrada X y una salida Z. Por X se transmiten pulsos positivos de 1, 2 3ciclos de duracin. Desde un pulso al siguiente X permanece a 0 un mnimo de 10 ciclos. La salida Z se pon-dr a 1 tras terminar el pulso de entrada y permanecer en 1 durante 3 ciclos si el pulso de X dur un ciclo,durante 2 ciclos si X dur 2 y durante 1 ciclo si X dur 3. En otros casos Z es cero.Obtngase la tabla de estados/salida mnima segn el modelo de mquina de Mealy.

P43. Un sistema recibe secuencialmente datos de 1 bit a travs de su entrada X. Disee un circuito que de salidaZ=1 cuando se haya recibido x=1 durante tres o ms intervalos de reloj consecutivos. De dos diseos alter-nativos: a) como autmata de Moore b) como autmata de Mealy. Discuta ventajas e inconvenientes deambos diseos.

P44. Desarrolle un diagrama de estados para un circuito de Moore que genere salida Z=1, durante un ciclo de reloj,cuando a la lnea de entrada X se han suministrado exactamente tres 1 durante los tres intervalos prece-dentes del reloj. Si durante cuatro o ms ciclos del reloj hubiese 1, la salida ser Z=0.

P45. Por una lnea se envan (bit a bit) grupos de cuatro bits, correspondientes a nmeros BCD. Se desea detectarel envo del nmero 5. Disee un circuito de Mealy que lo realice.Nota: el primer bit del grupo es el menos significativo.

P46. Disese un circuito secuencial sncrono con una entrada de datos X, que produzca salida 1 durante unciclo de reloj cuando la secuencia de los tres ltimos valores de la entrada sean: 111, 110 000.

D Y

Y

&

CJ

K C

D X

X

AJ

K A

BJ

K B

1

1

CLK

1

1

>1 ZX

Y

StartW PR PR



P47. Realice un autmata de Moore que satisfaga la tabla de estados irreducible de la figura. Utilice lacodificacin dada. Para la realizacin, utilice un biestable D para q0, biestable JK para q1 y T para q2.

P48. Sobre una nica lnea X, se enva una informacin sincronizada con una seal de reloj Ck. Se ha convenidoque la informacin sea correcta siempre que no haya dos o ms unos consecutivos o cuatro o ms ceros con-secutivos. Disee un circuito cuya salida sea uno si se detecta un error en la transmisin y que permanezcaen ese valor en tanto dure el error.

P49. Disee un autmata de Mealy que detecte la secuencia 1, 0, 0, 1, 0; esto es, el circuito debe tener una nicaentrada X y una nica salida Z. En los intervalos de reloj en los que X=0, la salida ser Z=1 si en los cuatrointervalos de reloj precedentes la entrada ha sido 1, 0, 0, 1.

P50. Se pretende disear un circuito secuencial sncrono con una entrada X y dos salidas Y, Z que cumpla la sigu-iente tabla de estados/salida.

Utilizando el diagrama de bloques de la Figura: a) Calcule el nmero de biestables tipo D que se necesitan. b) D el tamao y contenido de la ROM.

P51. Se desea disear una autmata de Mealy con dos entradas (X1, X2), y una salida Z, que obedezca al siguientecomportamiento:1) En ningn caso ambas seales pueden estar a 1 simultneamente.2) La salida Z alcanzar el valor 1 si y slo si aparecen dos unos consecutivos en la misma lnea de entrada,pasando a dicho valor cuando se detecte el segundo 1.

X0 1S

S0 S0 S1S1 S0 S2S2 S1 S3S3 S3 S4S4 S2 S4

estado q0 q1 q2S0 0 0 0

S0 0 0 1

S0 0 1 1S0 0 1 0S0 1 1 0

NS

Y Z

0 0

0 1

0 1

0 0

1 0

X0 1S

E0 E0,00 E1,00

E1 E2,00 E1,01

E2 E2,10 E3,10

E3 E0,10 E3,11

NS, Y,Z

D0

Dn

ROM

Ck

X YZ



P52. Por una lnea se envan (bit a bit) grupos de cuatro bits. Disee el diagrama de estados de un circuito secuen-cial sncrono de Mealy que produzca una salida Z = 1, cuando detecte las secuencias de entradas 1100 0011.Comience por un estado de reset.

P53. Por una lnea de entrada X se reciben, sincronizados con una seal de reloj, grupos de cuatro bits. Disee uncircuito secuencial sncrono (de una entrada y una salida) de tal forma que genere en su salida el comple-mento a dos del nmero de la entrada. Ejemplo:

X: 0 1 0 0Z: 0 1 1 1

P54. Un perro puede estar tranquilo, irritado, asustado o irritado y asustado simultneamente, con lo cual muerde.Si le damos un hueso se queda tranquilo. Si le quitamos uno de sus huesos se pone irritado, y si ya estabaasustado, nos morder. Si le amenazamos se asusta, y si ya estaba irritado tambin nos morder. No es posi-ble realizar dos acciones simultneamente sobre el perro. Obtenga el diagrama de Moore y realice un circuitoque simule la conducta del perro.

P55. Un detector de temperatura produce una salida codificada con dos bits, cuyo valor indica el nivel de calorexistente en el ambiente (vara de 0 a 3).Con este detector y una salida de reloj, se desea realizar una alarma contra incendio que funcione del sigu-iente modo:

- Si la alarma est desactivada, se activar cuando transcurran dos o ms impulsos consecutivos dereloj con nivel 2 de temperatura, o uno o ms con nivel 3.- Si la alarma est activada, se desactivar cuando transcurran dos o ms impulsos consecutivos denivel 1 de temperatura, o uno o ms con nivel 0.

a) Defina, claramente, el conjunto de entradas, salidas y estados del autmata de Moore que describe el com-portamiento del sistema de alarma enunciado.b) Realice el diagrama y la tabla de estados de dicho autmata.c) Realice el diagrama y la tabla de estados del autmata de Mealy correspondiente.d) Disee el sistema de alarma mediante una ROM y biestables tipo D correspondiente al autmata de Mealy.

P56. Disee un circuito secuencial sncrono con dos entradas X1 y X2 y dos salidas Z1 y Z2.Por las entradas se reciben bit a bit dos nmeros de n bits, N2 y N1, comenzando por el bit ms significativo.Las salidas deben representar lo siguiente:

Z2 = mayor(N2,N1) Z1 = menor(N2,N1)

a) Realice el circuito a nivel de puertas y biestables suponiendo el siguiente comportamiento:X2: 0 0 1 0 0 1....X1: 0 0 1 1 0 0....Z2: 0 0 1 1 0 0....Z1: 0 0 1 0 0 1....

b) Obtenga el diagrama de estados reducido suponiendo el siguiente comportamiento:X2: 0 0 1 0 0 1....X1: 0 0 1 1 0 0....Z2: 0 0 0 1 1 0 0....Z1: 0 0 0 1 0 0 1....

Nota: Obsrvese que, en el ejemplo, N1>N2 por lo que X1 sale por Z2 y X2 lo hace por Z1.

P57. Un circuito digital slo puede recibir, por su nica entrada X, los smbolos de 4 bits A=1001 o B=1100. Lasalida del circuito tomar el valor lgico 1 en el ciclo de reloj siguiente a la deteccin del smbolo A, per-maneciendo en este valor hasta la deteccin del smbolo B, en cuyo caso la salida se pondr a 0 en el ciclosiguiente a la recepcin del ltimo bit de B.Obtenga una tabla de estados de Moore para este circuito secuencial.Obtenga la secuencia de estados y de salida para la siguiente secuencia de entrada:X:.....1 0 0 1 1 1 0 0 1 0 0 1 1 1 0 0 1 1 0 0 1 1 0 0



Elija el estado de partida.Nota: El primer bit que se introduce en el circuito es el ms significativo del smbolo. No existe solapamientoen la recepcin de los smbolos. Cada smbolo puede recibirse varias veces consecutivas.

P58. Obtenga la tabla de estados correspondiente al circuito de la figura. Rediselo obteniendo el circuito ptimocon biestables D.

P59. En su trabajo debe encontrar un circuito de bajo coste hecho con biestables D para una mquina con N esta-dos. Indique muy brevemente cmo procedera en los tres casos siguientes:

1) N=3 2) N=7 3) N=29

P60. Una mquina de estados sncrona, N, es parte de un transmisor y se usa para codificar mensajes binarios enserie. Los mensajes binarios se transmiten a un receptor como se muestra en la figura. El receptor contieneotra mquina de estados sncrona, M, que se usa para decodificar los mensajes recibidos.a) Supuesto A el estado inicial de N, obtenga el diagrama de estados para la mquina M.b) Suponga ahora que el estado inicial de N es desconocido y que la mquina M diseada en el apartado ante-rior recibe 10 bits. Justifique cules de los 10 bits pueden ser decodificados sin error.

CLK

IN Z

KA JA TB

QA QB

A B

0/0

1/0

0/1

1/1

mensajecodificado

mensajerecibido

mensajeoriginal

mensajeoriginal ?

receptor - Mtransmisor - N

N M

x/z

x z a (=z) sal (=x)


Subsistemas Secuenciales 49

BOLETIN 7: Subsistemas Secuenciales

P1. Realice el diagrama de estados de un C.S.S. que funcione como un contador mdulo 4 ascendente/descend-ente en funcin de una entrada de control X.

P2. Realice el diagrama de estados de una mquina de Moore que funcione como un contador ascendente mod-6. El circuito debe presentar una entrada de control X, que impida el cambio de estados del contador cuandoX = 1.

P3. Disee un contador de 4 bits (mod-16) que permita carga de datos en paralelo. El contador debe ser sncronoy podr ser puesto a 0 (CLEAR). Diselo con biestables JK y puertas lgicas.

P4. Disee un contador mod-4 que tenga las siguientes caractersticas:a) Ser sncrono y disparado por flanco de subida.b) Ser puesto a 0 de manera asncrona.c) Inhibirse de la cuenta, manteniendo el estado almacenado.d) Contar hacia arriba.e) Contar hacia abajo.f) Cargar datos en paralelo.

P5. Se desea disponer de un contador con dos entradas de control (I y D) que realice las siguientes funciones:a) Si I=D=0, el contador est inactivo (no cuenta).b) Si I=1, el contador se incrementa (cuenta hacia arriba).c) Si D=1, el contador se decrementa (cuenta hacia abajo).Se prohibe que las entradas I y D sean simultneamente 1.1. Disee uno de 4 bits, sncrono, con biestables tipo T (no utilice la tabla de estados global pues tiene 16estados).2. Indique que ocurre si por error u otra causa hay entradas ID=11.3. Generalice el diseo para n bits.

P6. Disee un contador mdulo-60 (0-59) utilizando dos contadores, uno de los cuales es mdulo 10. Realice elsegundo contador con biestables JK y puertas lgicas.

P7. a) Disee un contador sncrono con una entrada X, de forma que sea un contador de mod-16 para X = 0 y demod-12 para X = 1.b) Disee un circuito que genere la secuencia de palabras dadas en el diagrama de tiempo de la figura utili-zando el contador anterior y una ROM.

16 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 1

secuencia para X = 1

secuencia para X = 0


50 Subsistemas Secuenciales

P8. Disee un registro universal de 4 bits. En particular, debe cumplir las siguientes especificaciones:a) ser sncrono y disparado por flanco positivo de reloj.b) tener entrada de puesta a cero asncrona.c) tener las cuatro formas de operacin siguientes:

- Inhibicin- Desplazamiento a la izquierda- Desplazamiento a la derecha- Carga de datos en paralelo.

P9. Disee un circuito que genere la secuencia: 1, 1, 0, 0, 1, 0.

P10. Se dispone de un contador mod-16 con las siguientes seales de control: CUENTA, CARGA y CLEAR.a) si CUENTA = 1 y CARGA = 0, el contador cuenta hacia arriba.b) si CARGA = 1, el contador se carga con datos en paralelo.c) tiene tambin salida de CARRY. Construya, utilizando como dispositivo bsico dicho contador:1.- Un contador md. 6 que cuente de 0 a 5.2.- Un contador md. 6 que cuente de 10 a 15.3.- Un contador md. 6 que cuente de 4 a 9.4.- Un contador que cuente de 0 a 34.

P11. Utilizando el registro del problema 8, construya un registro de desplazamiento bidireccional de 12 bits.

P12. Se desea detectar el envo del nmero diez que llega por una nica lnea comenzando por el bit LSB. Supn-gase el caso de existencia de solapamiento en la cadena de bits. D un diseo con mdulos combinacionales,mdulos secuenciales y el menor nmero de puertas lgicas posibles.

P13. Se dispone de tres circuitos integrados: 1) un contador mdulo-16 con entrada de puesta a cero asncrona, 2)una ROM, y 3) un chip que contiene cuatro puertas NAND de dos entradas. Disee un circuito que generede forma cclica las seales a,b,c,d mostradas en la figura, donde CK es la entrada de reloj del circuito .

P14. El circuito integrado 74LS193 es un contador sncrono de 4 bits, con carga en paralelo, seal de puesta a 0(CLEAR), tambin sncrona, e inhibicin. Utilice un 74LS193 y las puertas necesarias para realizar el dia-grama de estados de la figura.

1 2 3 4 5 6 7 8 9 10 11 12 1 2 3

a

b

c

d

CK

CLEAR LOAD P*T Operacin

0 X X CONT 0 1 0 X CONT D 1 1 0 CONT CONT 1 1 1 CONT CONT + 1

D3

Date post:	24-Nov-2015
Category:	Documents
Upload:	marco-alonzo-rodriguez-mallqui
View:	55 times
Download:	0 times

fcprob

Documents