FEUP/DEEC : EEC0055 / Projecto de Sistemas Digitais, 2006/2007 José Carlos Alves 151 FPGA - Field Programmable Gate Array • 1985/86: Xilinx introduz nova família de PLDs – FPGA - Field Programmable Gate Array • agregados regulares de blocos lógicos configuráveis (CLB para XILINX) – ligações programáveis entre os blocos lógicos • blocos configuráveis de complexidade reduzida (dezenas de portas lógicas) – unidade básica: look-up table (LUT) de 4 entradas – elementos de memória: flip-flops, latches, blocos de RAM (inclui dual-port) – uma LUT de 4 entradas faz qualquer função lógica combinacional de 4 entradas • configuração rápida por escrita em SRAM – configuração volátil, necessita EPROM auxiliar – configuração in-circuit e rápida (reconfiguração completa em milissegundos) – possibilidade de reconfiguração parcial – Sistemas reconfiguráveis baseados em FPGAs • construídos uma vez, re-utilizáveis um número arbitrário de vezes • prototipagem, circuitos para aplicações específicas, computadores dedicados FEUP/DEEC : EEC0055 / Projecto de Sistemas Digitais, 2006/2007 José Carlos Alves 152 FPGA - fluxo de projecto bloco lógico configurável interruptores programáveis interligações bloco de entrada/saída A0 B0 A1 B1 S0 S1 S2 A0 B0 A1 B1 S1 S2 S0 ... assign S0=A0 ^B0, C1=A0&B0, S1=A1^B1^C1, S2=A1&B1|A1&C1|B1&C1; ... síntese física - place&route - timing analysis - bitstream generation síntese lógica - RTL > gate level mapeamento tecnológico
Transcript
FEUP/DEEC : EEC0055 / Projecto de Sistemas Digitais, 2006/2007José Carlos Alves
151
FPGA - Field Programmable Gate Array
• 1985/86: Xilinx introduz nova família de PLDs– FPGA - Field Programmable Gate Array
• agregados regulares de blocos lógicos configuráveis (CLB para XILINX)– ligações programáveis entre os blocos lógicos
• blocos configuráveis de complexidade reduzida (dezenas de portas lógicas)– unidade básica: look-up table (LUT) de 4 entradas– elementos de memória: flip-flops, latches, blocos de RAM (inclui dual-port)– uma LUT de 4 entradas faz qualquer função lógica combinacional de 4 entradas
• configuração rápida por escrita em SRAM– configuração volátil, necessita EPROM auxiliar– configuração in-circuit e rápida (reconfiguração completa em milissegundos)– possibilidade de reconfiguração parcial
– Sistemas reconfiguráveis baseados em FPGAs• construídos uma vez, re-utilizáveis um número arbitrário de vezes• prototipagem, circuitos para aplicações específicas, computadores dedicados
FEUP/DEEC : EEC0055 / Projecto de Sistemas Digitais, 2006/2007José Carlos Alves
– especificamente desenhados para acelerar partes de aplicações• paralelismo das operações• natureza das operações (por exemplo manipulação de bits)
– associados a processadores convencionais– uma plataforma reconfigurável (física) para diferentes processadores
• Sistemas reconfiguráveis dinamicamente– Hardware adaptado em run-time às necessidades de um aplicação
FEUP/DEEC : EEC0055 / Projecto de Sistemas Digitais, 2006/2007José Carlos Alves
156
FPGAs XILINX (www.xilinx.com)• Introduzidas em 1985
– configuração por SRAM– blocos lógicos configuráveis baseados em LUTs– abundância de flip-flops– arquitectura do tipo array, canais de interligação abundantes– RAM distribuída– circuitos dedicados para operações aritméticas– interconexões hierárquicas– capacidade de readback (configuração e nós internos)
• Famílias actuais– Spartan, Spartan II, Spartan3, VirteII-Pro, Virtex4, Virtex5– Variadas versões: processadores embutidos, orientados para
DSP, reduzido consumo de energia
FEUP/DEEC : EEC0055 / Projecto de Sistemas Digitais, 2006/2007José Carlos Alves
