HBE-EMPOS Ⅱcfs2.tistory.com/upload_control/download.blog?fhandle=... · 2015. 1. 21. ·...

HBE-EMPOS Ⅱ Hardware Manual

HBE-EMPOS ⅡHardware Manual August 2003


null page


Revision History

Date Version Description Revised by

2003-08-15 Rev1.0 Released initially Lee Byung-Kwon

Note


null page


Contents

1. 서론 ...........................................................................1-1

1.1. 구조 ............................................................................................... 1-2

1.2. 시스템 개요................................................................................... 1-3

1.3. 시작하기 앞서 ............................................................................... 1-4

1.4. 참고문헌 ........................................................................................ 1-4

2. HARDWARE DESCRIPTION ...............................................2-1

2.1. HBE-EMPOSⅡ MAIN BOARD .................................................... 2-1

2.1.1 Power Supply and Regulation .............................................................2-5

2.1.2 Fault Switches................................................................................2-6

2.1.3 Reset...........................................................................................2-6

2.1.4 Flash memory ................................................................................2-7

2.1.5 Static RAM (SRAM)..........................................................................2-7

2.1.6 SDRAM ........................................................................................2-8

2.1.7 General-Purpose I/O (GPIO) ..............................................................2-9

2.1.8 Baseboard Registers and Interrupt Controller ..........................................2-9

2.1.9 LCD Panel and Interface ...................................................................2-9

2.1.10 PCMCIA and Compact Flash .......................................................... 2-11

2.1.11 PS/2 Keyboard and Mouse............................................................. 2-13

2.1.12 Audio CODECs ........................................................................... 2-14

2.1.13 Touch-Screen Controllers .............................................................. 2-15

2.1.14 USB Client Port ........................................................................... 2-16

2.1.15 IrDA Infrared Transceiver ............................................................... 2-17

2.1.16 Serial Communication Ports ........................................................... 2-18

2.1.17 MultiMedia / Secure Digital Memory Card ........................................... 2-19

2.1.18 Ethernet Controller LAN91C111 ....................................................... 2-20

2.1.19 Push Switches ............................................................................ 2-21

2.1.20 Discrete LEDs............................................................................. 2-22

2.1.21 7 Segment LEDs ......................................................................... 2-23

2.1.22 Character LCD Module .................................................................. 2-24

2.1.23 Connectors and Pin Assignments..................................................... 2-25


2.1.24 Switches ................................................................................... 2-31

2.1.25 LED Indicators ............................................................................ 2-32

2.1.26 Test Points ................................................................................ 2-33

2.1.27 I2C BUS .................................................................................... 2-34

2.1.28 PXA255 Processor ....................................................................... 2-34

2.1.29 Voltage Regulation and Control ....................................................... 2-35

3. PROGRAMMING GUIDE .....................................................3-1

3.1. MEMORY MAP AND CHIP SELECTS .......................................... 3-2

3.2. PERIPHERAL REGISTERS.......................................................... 3-3

3.2.1 PCMCIA_CF Status Register ...............................................................3-5

3.2.2 Peripheral Control Register.................................................................3-6

3.2.3 PS2 Keyboard Status Register ............................................................3-7

3.2.4 7 Segment LED Data Register ............................................................3-9

3.2.5 Push Switch Register...................................................................... 3-10

3.2.6 Discrete LED Control Register........................................................... 3-11

3.2.7 Character LCD Data Register............................................................ 3-12

3.3. PXA255 PROCESSOR MEMORY-CONTROL REGISTERS ...... 3-13

3.4. GENERAL PURPOSE INPUT/OUTPUT (GPIO)......................... 3-14

3.5. PROGRAMMING FLASH MEMORY........................................... 3-17

3.5.1 JFlash Software ............................................................................ 3-17

3.5.2 Hardware Setup............................................................................ 3-18

3.5.3 Programming Instructions................................................................ 3-18

3.6. INTERRUPT CONTROL ............................................................. 3-19

3.7. PCMCIA MEMORY INTERFACE.............................................. 3-20

3.7.1 16 Bit PC Card Overview ................................................................. 3-20

3.7.2 PCMCIA / Compact Flash Card Power Control ...................................... 3-21

3.8. AC’97 CONTROL REGISTER .................................................... 3-22

3.8.1 초기화 하기 ................................................................................. 3-22

3.8.2 AC’97 Register Summary ................................................................ 3-22

3.9. TOUCH SCREEN CONTROLLER INTERFACE......................... 3-24

3.10. IRDA INTERFACE ...................................................................... 3-25

3.11. UART REGISTERS..................................................................... 3-26

3.12. MMC INTERFACE....................................................................... 3-28


3.13. ETHERNET CONTROLLER INTERFACE .................................. 3-29

4. SCHEMATIC DIAGRAMS ....................................................4-1


null page

서론

HBE-EMPOS Ⅱ Hardware Manual 1-1

1. 서론

본 설명서는 Hanback EMPOS-Ⅱ 의 Revision 1.2 보드에 관한 하드웨어의 구조에 대하

여 설명하였으며, 이 HBE- EMPOS-Ⅱ 보드는 다음의 프로세서를 지원한다.

Intel PXA250 Processor

Intel PXA255 Processor

인텔의 Xscale 은 높은 성능과 저전력의 마이크로 아키텍처로 설계되었다. HBE-

EMPOS-Ⅱ 는 이 프로세서의 응용사양에 따라서 시스템을 개발하도록 지원하는 실습용

(개발용) 플랫폼이다. 또한 이 프로세서들은 앞으로 요구되는 저전력과 높은 성능을 요

구하는 응용제품, 휴대용보조장치, 통신기기, 스마트폰, 무선 PC 에 사용된다.

Intel PXA255 프로세서는 32Bit 데이터 버스, 400Mhz 로 동작되며, 17*17mm

uBGA 패키지 이다.

이 장의 순서는 :

Section 1.1 - 구조

Section 1.2 - 시스템 개요

Section 1.3 - 시작하기 앞서

Section 1.4 - 참고문헌

2장 Hardware Description 과 3장 Programming Guide 에서 HBE- EMPOS-Ⅱ 의 사용

에 대해 자세히 설명합니다.

서론


1.1. 구조

HBE-EMPOS Ⅱ 플랫폼은 응용개발을 편리하게 할 수 있는 많은 기능을 제공한다 :

64 Mbyte SDRAM

32-Mbyte Flash memory

1 Mbyte SRAM

PCMCIA slot 1개

Compact slot 1개

PS2 Keyboard, Mouse controller

10/100 M LAN91C111 Primary Ethernet controller

10/100 M LAN91C111 secondary Ethernet controller

Touch-screen panel controllers :

Burr Brown ADS7846

Audio CODEC :

Cirrus CS4202

LG Philips LB064V02 TFT LCD panel

USB Client port 1 Port

IrDA (infrared) transceiver 1 Port

Full-Function UART 1 Port

Bluetooth UART l Port

SD(Secure Digital memory Card ) or MultiMediaCard Slot 1개

I2C to 24C16 EEPROM

Epson RTC 4513 Real Time Clock Module

Intel SA-1111 companion 칩 확장용 Expansion 1 Port

7세그먼트 LED 4 Digit

LED * 8 EA

Keyboard 스위치 * 8 EA

20 x2 TEXT LCD * 1EA

서론


1.2. 시스템 개요

그림 1-1 은 HBE-EMPOS Ⅱ Flatform 의 구성을 도식화한 것 입니다.

모든 통신은 프로세서의 GPIO(general-purpose I/O) 핀에 연관되어있다. 이 GPIO 핀에

관하여 “2장 Hardware description” 과 “3장 Programming Guide” 에서 정리하고 있다.

그림 1-1. Block Diagram, HBE-EMPOS Ⅱ Platform

서론


1.3. 시작하기 앞서

HBE-EMPOS Ⅱ Hardware Manual 은 제품의 패키지들, 플랫폼 시작과 셋팅의 설명, 회

로 실험의 정상/오류 코드를 볼수있는 설명으로 구성되어 있으며, 이 Hardware Manual

은 이후에 계속 보완되어 질 것입니다.

HBE-EMPOS Ⅱ 플랫폼의 시작과 셋팅시에 오류가 있을때에는 응용 시스템 개발에 관하

여 사용할 수 있는 것들이 준비되어 있다. 다음은 그 운영지침들이다 :

2장. “ Hardware Description”

3장. “ Programming Guide”

The Intel PXA255 Prodexxor Developer’s Manual

1.4. 참고문헌

HBE-EMPOS Ⅱ 플랫폼에 사용된 주요부품의 데이터 쉬트와 레퍼런스가 필요한 경우에

제조사에 문의할 수 있으며. 아래의 Table 은 그것들을 데이터를 얻을수 있는 웹 사이트

를 나타냅니다.

테이블 1-1. 문서지원 웹사이트

Item Web Site

Burr Brown Touch-screen controller http://www.ti.com

Cirrus CODEC http://www.cirrus.com

Intel PXA255 Processor Developer’s Manual http://www.intel.com

IrDA infrared transceiver http://www.agilent.com

Maxim voltage regulators and control devices http://www.maximic.com

Samsung memory devices http://www.samsung.com

LAN91C111 Ethernet controller http://www.smsc.com

Hardware Manual

User’s Guide (Quick Start Guide)

Software Manual

HBE-EMPOS Ⅱ Platform Parts Lists

HBE-EMPOS Ⅱ Schematic and Diagram

http://www.hanback.co.kr

Hardware Description


2. Hardware Description

이 장은 HBE-EMPOS Ⅱ 플랫폼의 하드웨어를 설명하고 있다.

인텔 PXA255 프로세서를 효율적으로 사용하기 위해서 작업에 요구되는 지식에 대하여

사용되며. 항상 프로세서에 관련된 것은 인텔 PXA255 Processor Developer’s Manual 을 참조 한다.

HBE-EMPOSⅡ 플랫폼은 각각다른 주변 디바이스로 개발의 다양한 형태 응용에 적합하

다. 이것에 대하여 3장 “Programming Guide” 에서 기술하고 있으며 최소한의 노력으

로 충분히 운영을 시작할수 있도록 지원한다..

2.1. HBE-EMPOSⅡ Main BOARD

HBE-EMPOS Ⅱ Main Board 를 구성하는 주요부품, 점퍼, 스위치, LED 등의 위치를 나

타내며, 보드에 필요한 엑세서리 부속품과 TFT LCD 구성부품을 표시한다.

그림 2-1 주요부품의 위치와 Baseboard Layout

그림 2-2 점퍼와 스위치등의 위치

그림 2-3 JFlash Cable 과 TFT LCD Assembly



그림 2-1 주요부품의 위치와 Baseboard Layout



그림 2-2 점퍼와 스위치등의 위치



그림 2-3 JFlash Cable 과 TFT LCD Assembly

JFlash Download CABLE

20 P

inHe

ader

6.3 inch TFT LCD

INVE

RTO

R

Touch-Screen

TFT LCD Module Assembly



2.1.1 Power Supply and Regulation

HBE-EMPOS Ⅱ 플랫폼은 외부로부터 100 VAC ~ 220 VAC 에서 +5VDC,+12VDC 아답

터로 전원이 공급된다. 플랫폼 박스외부에 전원 on/off 스위치가 부착되어 있으며. 적색

LED로 Power on (+5VDC, +12VDC) 표시를 한다.

HBE-EMPOSⅡ Baseboard 에는 Liner Technology 의 LT1085CM-3.3 을 사용하여 +5V

로부터 +3.3V 로 전압을 공급하였으며, 적색 LED 로 Power on 을 표시한다.

아래의 그림은 HBE-EMPOS II 의 전원구성을 도식화한 것이다.

그림 2-4 전원구성

LT1085+5V

PXA255

FLASH

SDRAM

TFT LCD

LAN91C111

LAN91C111

CS4202

RTC4513

Full UART

Bluetooth UART

HT6542B

7Segment

PUSH Button

Discrete LED

TEXT LCD

1.3V LDO

PCMCIA

CF

USB

IrDA

인버터

+12V

+3.3V



2.1.2 Fault Switches

Push button Switch S10(VDD_Fault) 와 S11(BATT_Fault) 은 I/O 핀의 이름대로 동작한

다.

HBE-EMPOS Ⅱ 플랫폼은 Push Switch를 사용하여 신호입출력을 실험할 수 있다. 아래

의 그림은 버튼의 위치와 회로구성을 도식화한 것이다.

그림 2-5 Fault Switch 위치와 회로구성

PXA255

PWR_EN

VDD_FAULT

BATT_FAULT

2.1.3 Reset

HBE-EMPOS Ⅱ 플랫폼은 Hardware Reset Switch S9(RESET) 를 두고있다. 이 리셋신

호는 프로세서에만 연결되어 있으며, 시스템 리셋은 프로세서에서 출력되는 RESET_OUT

신호에 연결되어있다.

아래의 그림은 버튼의 위치와 회로구성을 도식화한 것이다.

그림 2-5 Reset Switch 위치와 회로구성

PXA255

RESET_IN

RESET_OUT

MR

RESET

MAX811T

31 5 7

JTAG_RST

JTAG PORT J20

RESET

RESET



2.1.4 Flash memory

HBE-EMPOS Ⅱ 플랫폼은 32Mbytes 까지 사용한다.

Flash memory 의 Programming 에 관해서는 이후 3.5 Programming Flash Memory 에

있습니다.

아래의 그림은 Flash Memory 의 위치와 회로구성을 도식화한 것이다.

그림 2-6 Flash 메모리위치와 회로구성

PXA255Memory

ControllerInterface

ADDR [10..23]

DATA [0..32]

Flash16Bit Low

Flash16Bit High

D[0..15]

D[16..31]

CS0

RESET

OE

2.1.5 Static RAM (SRAM)

2개의 SRAM으로, 각 256 Kbyte * 16 Bit 로 구성되어 일반적인 1Mbyte를 지원합니다.

HBE-EMPOS Ⅱ 플랫폼에서 SRAM 은 Main Board 뒷면에 SRAM 이 장착되어 있으며,

SRAM 은 PAX255 프로세서 메모리 맵의 Chip-select 신호 nCS3 에 연결되어 있습니다.

( 참조 – 제3장 3-1. Memory Map and Chip Selects )

아래의 그림은 SRAM 의 위치와 회로구성을 도식화한 것이다.

그림 2-7 SRAM 메모리위치와 회로구성

PXA255Memory

ControllerInterface

ADDR [10..23]

DATA [0..32]

SRAM16Bit Low

SRAM16Bit High

D[0..15]

D[16..31]

DQM[0..1]

DQM[2..3]

CS3

WE

OE



2.1.6 SDRAM

HBE-EMPOS Ⅱ 베이스보드에는 4개의 SDRAM 칩으로 64MBytes 뱅크 0로 공급하며,

각 2개의 SDRAM 칩으로 구성되었다. HBE-EMPOS Ⅱ 베이스보드의 윗쪽면에 2개의

SDRAM 으로 부착되어 있다. 상세한 것은 Intel PXA255 Processor Developer’s Manual

의 Memory Controller 를 참조합니다.

그림 2-8 SDRAM 메모리위치와 회로구성

PXA255Memory

ControllerInterface

ADDR [10..24]

DATA [0..32]

SDRAM16Bit Low

SRAM16Bit High

D[0..15]

D[16..31]

DQM[0..1]

DQM[2..3]

nSDCS0

WE

RAS/CAS

SDCLK1/SDCKE1



2.1.7 General-Purpose I/O (GPIO)

PXA255 프로세서와 HBE-EMPOS Ⅱ 사이는 GPIO 를 통한 인터페이스가 일어나며 그

중 2 개의 GPIO 핀은 사용자가 GPIO를 실험 할 수 있도록 회로를 구성하였으며, Push

button Switch S12(GPIO_Test Button) 와 D9 (GPIO_Test_LED) 이다. GPIO 핀의 자세

한것에 관하여 제3장 3-4. Gerneral Purpose Input/Output(GPIO) 에서 볼수 있다.

2.1.8 Baseboard Registers and Interrupt Controller

베이스보드의 레지스터에 관한 자세한 것은 이후 제3장 Programming Guide 에서 기술

하고 있으며, 인터럽트에 관한 자세한 것은 제3장 3-6 Interrupt Control” 에서 인터럽트

와 그것들의 프로그래밍에 관하여 기술하고 있으며. GPIO 핀에 인터럽트를 발생하는 주

변장치는 다음과 같다. :

터치 스크린 콘트롤러

Primary Ethernet Controller

Secondary Ethernet Controller

Client USB

MMC/SD

PCMCIA / CF

RTC4513

Switch S12(GPIO16)

2.1.9 LCD Panel and Interface

HBE-EMPOS Ⅱ 베이스 보드에 LG_Philips 사의 LB064V02 640x480 TFT LCD 판넬을

연결하여 사용할 수 있는 콘넥터가 있으며, 이 디스플레이 위에 터치 스크린이 부착되

었다. 프로그램에서 백라이트 밝기를 조절할 수 있는 Digitally-Controlled Potenio-

meter X9511은 판넬의 Inverter와 연결되어 있다.

판넬에 +5VDC 의 전원공급과 전원 On / off 를 제어하기 위하여 Amplifier

NMBT3904LT1 과 Transistor KTB1260 으로 Power Switch 를 구성하였으며, 제어에 관

한 상세한 것은 3.2.2 Peripheral Control Register 를 참조.

LCD 콘넥터의 핀할당에 관한것은 2.1.20.7 TFT LCD Connectors 을 참조한다.

아래의 테이블은 PXA255 의 LCD Controller 의 Pin 구조를 나타낸 것이며, 그림은 회로

도구성을 도식화 한 것이다.

테이블 2-1 Pin Descriptions Pin Definition



L_DD[7:0]

These data lines transmit either four of eight data values at a time to the LCD

display. For monochrome displays, each pin value represents a single pixel. For

passive color, groupings of three pin values represent one pixel(red, green, and

blue subpixel data values). In single-pannel monochrome mode, L_DD<3:0> pins

are used. For double-pixel data, single-panel monochrome, dual-panel

monochrome, single-panel color, and active color modes, L_DD7[7:0] are used.

L_DD[15:8] When dual-panel color of TFT (active color mode) operation is programmed,

these data outputs are also required to send pixel data to the screen.

L_PCLK

The Pixel Clock is used by the LCD display to clock the pixel data into the line

shift register. In passive mode, the pixel clock toggles only when valid data is

available on the data pins. In active mode, the pixel clock toggles continuously,

and L_BIAS serves as an output to signal when data is valid on the LCD's data

pins.

L_LCK

The Line Clock is used by the LCD display to signal the end of a line of pixels.

The display transfers the line data from the shift register to the screen and

increments the line pointer. In active mode, it is the horizontal synchronization

signal.

L_FCLK

The Frame Clock is used by the LCD display to signal the start of a new frame of

pixels. The display resets the line pointer to the top of the screen. In active

mode, it is the vertical synchronization signal.

L_BIAS

AC Bias is used to signal the LCD display to switch the polarity of the power

supplies to the row and column drivers of the screen to counteract DC offset. In

active mode, it serves as the output enable to signal when data is latched from

the data pins using the Pixel Clock.

PXA255

LCD Controller

LG Philips6.4" TFT LCD Module

L_DD[15:0]

BUFFER

OE

L_PCLK

L_LCLK

L_FCLK

L_BIAS

TFT_CON_OFFD[15:0]

DQ

CS4

Backlight Inverter

+3.3V

TFT_PWR_OFF

X9511W Bright_SignalBRIGHT_UP

BRIGHT_DN

+12V

Address Decoder



2.1.10 PCMCIA and Compact Flash

HBE-EMPOS Ⅱ 베이스 보드에는 한개씩의 PCMCIA Socket (U60) 와 Compact Flash

Card Socket (J12) 가 있으며 인터페이스는 전용 콘트롤러를 사용하지 않고 트랜시버와

Logic 으로 제어회로를 구성하였다.

PCMCIA 와 Compact Flash Card의 제어는 GPIO 핀들에 연결되어 있다. “3.4 General

Purpose Input/Output(GPIO)” 에 테이블을 참조.

PCMCIA Card 와 Compact Flash Card 의 전원 제어는 특정번지의 비트에 데이타로 설

정할 수 있으며 프로그램에 관한 상세한 내용은 “3.7 PCMCIA Memory Interface” 를 참

조 하십시요

아래의 그림은 소켓의 위치와 회로구성을 도식화 한 것이다.

그림 2-9 PCMCIA/CF Card 소켓위치



그림 2-10 PCMCIA / CF Card External Logic

PXA255

D[15:0] D[15:0]

SOCKET 0

SOCKET 1

DIR OE#

DIR OE#

D[15:0]

GPIO(7)

GPIO(12)

CD1#CD2#

CD1#CD2#

RDY/BSY#

RDY/BSY#

GPIO(11)

GPIO(10)

PSKTSEL

nPIORnPOE

A(25:0)OE#WE#IOR#IOW#REG#

MA(25:0)nPOEnPWEnPIORnPIOWnPREG

A(25:0)OE#WE#IOR#IOW#REG#

nPCE(1:2) CE(1:2)#

CE(1:2)#

nPWAIT

nPIOS16

WAIT#

WAIT#

IOIS16#

IOIS16#



2.1.11 PS/2 Keyboard and Mouse

HBE-EMPOS Ⅱ 베이스 보드에는 PS2 키보드 콘트롤러 HT6542B를 사용하여 PS2 키보

드 또는 마우스를 사용할 수 있도록 설계되어 있습니다.. HBE-PAX255 의 베이스보드에

키보드와 마우스 사용을 위한 콘넥터 부분이 문자로 표시되어 있습니다.

[ Status register notations ] STATUS Register 는 I/O 의 HEX 64 에 위치합니다. 이것은

HT6542B 와 시스템의 인터페이스 상태를 제공합니다. 각 Bit 에 관한 정의는 3장

Programming Guide 3.2.3 “PS2 Keyboard Status Register” 를 참조 하십시요.

아래의 그림은 PS2 Keyboard/Mouse 의 위치와 회로구성을 도식화 한 것이다.

그림 2-11 PS2 Keyboard/Mouse 커넥터의 위치

그림 2-12 PS2 Controller Interface

HT6542B

KBCOKBCI

KBDO

KBDI

MSCO

MSCI

MSDO

MSDI MOUSE

KEYBOARD

DIR OE#

CS#

D(7:0)

PXA255

RD_nWR

nCS1nCS2

nCS3nCS4

DIR OE#

MD(31:0)

HT6542_CS

AddressDecoder

MA(25:0)nOE

nPWE

A0RD#WR#

DQ RESET#

KB_INT

MS_INT

GPIO(19)

GPIO(9)



2.1.12 Audio CODECs

Cirrus Logic 의 Crystal CS4202 은 PC 멀티미디어 시스템용으로 디자인된 스테레오 코

덱이다. 이 코덱은 20비트의 D/A 컨버터와 18비트 스테레오 A./D 컨버터를 가지고 있

다. 코텍은 12.288Mhz 클럭으로 AC’97 콘트롤러에 공급된다. 프로그래밍에 관한 상세한

내용은 3.8 AC’97 Control register 또는 Intel PXA255 processor Developer’s manual 을

참조 하십시요.

아래의 테이블은 PXA255 의 AC’97 Controller 의 Signal Description 을 표시한 것이다.

테이블 2-2 External Interface to CODECs Name Direction Description summary

nACRESET O Active-low CODEC reset. The CODEC's registers reset

when nACRESET is asserted.

GP28/BITCLK I 12.288 Mhz bit-rate clock.

GP31/SYNC O 48 kHz frame indicator and synchronizer.

GP30/SDATA_OUT O Serial audio output data to CODEC for digital to analog

conversion

GP29/SDATA_IN_0 I Serial audio input data from Primary CODEC.

GP32/SDATA_IN_1 I Serial audio input data from Secondary CODEC.

아래의 그림은 Audio Port 의 보드위치와 AC-Link 를 통한 데이타 송수신을 도식화한

것이다.

그림 2-13 Audio Jack 위치와 회로구성

PXA255

AC’97 Controller

Unit(ACUNIT)

nACRESET

CS4201

AC’97 Primary CODEC

SDATA_OUT

SYNC(48 kHz)

SDATA_IN_0

BITCLK(12.288MHz



2.1.13 Touch-Screen Controllers

Burr Brown ADS7846은 터치스크린 콘트롤러로서 프로세서의 synchronous Serial Port

Controller (SSPC)를 통하여 통신하며, 모토롤라의 Serial Peripheral Interface (SPI) 프로

토콜을 사용한다. 콘넥터 J1 이다. 커넥터의 핀구조는 2.1.20.3 Touch Screen connector

에서 볼수 있습니다. 아래의 테이블은 ADS7486 의 신호선의 구조를 나타내고 있습니다.

터치 스크린의 입력은 ADS7846에서 인터럽트를 발생시킬때 Enable 된다. Interrupt 에

관한 상세한 것은 “3.6 Interrupt Control” 을 참조 하십시요. 프로그래밍에 관한 상세한

사항은 “3.9 Touch-Screen Controller Interface” 에서 설명합니다.

테이블 2-3 ADS7846 Signal Description Name Direction Description summary

DCLK IN 외부클럭입력

CS# IN 칩셀렉트신호

DIN IN 시리얼데이터 입력신호

BUSY OUT Busy 출력신호

DOUT OUT 시리얼데이터 출력신호

PENOUT# OUT 팬 인터럽트 출력신호

아래의 그림은 ADS7846 와 PXA255 의 회로구성을 도식화 한 것이다.

그림 2-14 Touch-Screen Controller PXA255

7846_CLK

Touch-Screen Controller

7846_CS

7846_TXD

7846_BSY

7846_RXD

GPIO(23)

nCS4

GPIO(25)

GPIO(4)

GPIO(26)

GPIO(5)

MA(21:20)DQ

MD(15:8)

Touch Screen Panel640*480

X+

X-

Y+

Y-

DCLK

CS#

DIN

BUSY

DOUT

PENOUT#



2.1.14 USB Client Port

I/O 핀으로 사용하는 PXA255 프로세서 USB Device 콘트롤러 인터페이스에 연결은 J7

이고 B Type 의 USB 커넥터이다.

J7 의 인터럽트는 호스트 또는 허브 디바이스의 연결 과 제거에 따르며, PAX255 의

GPIO(2) 에 연결되어 있으며, 어느것이든 인터럽트 Mask/Enable Register 와 Interrupt

Set/Clear 레지스터를 프로그램 해주어야 한다. 인터럽트에 관한 상세한 내용은 3.4

General Purpose Input/Output(GPIO)” 와 “3.6 Interrupt Control” 를 참조 합니다.

USB 포트로 입력되는 +5VDC를 이용한 Self-Power 의 기능은 HBE-EMPOS Ⅱ 플랫폼

에서는 적용되지 않았으며, USB 포트로 입력되는 +5VDC 의 전압을 감시하여 USB 의

연결과 제거에 따른 인터럽트로 사용할 수 있도록 회로를 구성하였다.

아래의 그림은 USB Port 의 위치와 회로구성을 도식화 한 것이다.

그림 2-15 USB Port 위치와 회로구성

PXA255

USBController

UDC+

GND

D-

VCC

UDC-

MAX6379GPIO(2)

D+



2.1.15 IrDA Infrared Transceiver

HBE-EMPOS Ⅱ 베이스보드는 두가지 모드를 수용하는 Agilent IrDA 트랜시버로 Slow

infrared(SIR) 과 Fast infrared(FIR) 프로토콜을 수용한다. Mis-cellaneous Write Register

에 IrDA 비트로 트랜시버 모드를 제어한다. 저항 R103와 R105 혹은 R100와 R104는 디

바이스의 MD0 와 MD1 핀을 제어하며 아래의 테이블에서 상세히 표시합니다. 운영에 관

한 보다 자세한 정보는 Agilent 데이타 쉬트를 참조한다.

Agilent IrDA 트랜시버는 Fir Infrared / Slow Infrared 의 모드를 설정할수 있으며, 저항

R102와 R101로 설정할 수 있습니다. HBE-EMPOS Ⅱ 베이스보드는 모드를 00 으로

R100, R104를 장착하고 Slow Infrared(Low)로서 R101 로 삽입 설정합니다.

IrDA 트랜시버(베이스보드의 D4)는 GPIO핀 IR_RXD 와 IR_TXD에 연결된 포트를 통해

Fast Infrared 로 정보를 전송한다. GPIO 의 핀할당에 대하여는 “3.4 General Purpose

Input/Output(GPIO)” 를 참조하십시요.

테이블 2-4 IrDA Signal Description Name I/O Description

IRRXD Input Receive pin for FICP

IRTXD Output Transmit pin for FICP

아래의 그림은 위치와 회로구성을 도식화 한 것이다.

그림 2-16 IrDA Module 위치와 회로구성

PXA255

IrDAController

FIR_SEL

IRRXD

GPIO(2)

MOD0/1

IRTXD TXD

RXD



2.1.16 Serial Communication Ports

HBE-EMPOS Ⅱ 프로세서는 2개의 시리얼 통신 UART가 있다. 한개는 Full Function

UART (FF) 이고 한개는 Bluetooth UART (BT)이다. 그것들은 HBE-EMPOS Ⅱ 베이스 보

드의 GPIO 핀에 연결되어진 인터페이스를 통해서 통신한다. GPIO에서의 핀은 “3.4

General Purpose Input /Output(GPIO)” 에서 볼수 있으며 각콘넥터는 Maxim

MAX3241CUI RS232 트랜시버를 통하여 베이스보드에서 표준 DB-9 커넥터에 전송한다.

콘넥터의 핀 정보는 2.1.23.6 Serial Communication Port Connectors 에서 볼 수 있습

니다.

Full Function - J12 (FF Serial)

Bluetooth - J16 (BT Serial)

Bluetooth UART 인터페이스는 미리 정해진 Bluetooth baseband controller 와의 통신 인

터페이스이다. 그것은 Maxim MAX3241CUI RS232 트랜시버를 통해 표준 시리얼 레벨에

서 사용할 수 있다. 프로그래밍에 관한 상세한 내용은 “3-11. UART Registers” 또는

“Intel PXA255 Processor Developer’s Manual” 을 참조 하십시요.

아래의 그림은 위치와 회로구성을 도식화 것이다.

그림 2-17 Serial Port 위치와 회로구성

PXA255

BT_TXD

FF_TXDFF_RTS

Transceiver

Transceiver

FF_DTR

FF_RXDFF_CTSFF_DCD

FF_DSRFF_RI

BT_RTS

BT_RXD

BT_CTS

DCDDSRRXDRTSTXDCTSDTRRI

1

2

3

4

5

6

7

8

9

RXDRTSTXDCTS

2

3

5

7

8



2.1.17 MultiMedia / Secure Digital Memory Card

MultiMediaCard(MMC) 또는 Secure Digital (SD) 메모리 카드는 소켓 J4에서 사용될 수

있다. 어느 쪽이라도 . MMC 또는 Serial Peripheral Interface(SPI) 프로토콜을 사용하는

것은 MMC 콘트롤러와 연결된 입출력 핀을 경유하여 통신한다.

테이블 2-5 MMC Signal Description Signal Name Direction Description

MMCLK OUT Clock signal to MMC

MMCMD BiDirectional Command line

MMDAT BiDirectional Data line

MMCCS0 OUT Chip Select 0

MMCCS1 OUT Chip Select 1

그림 2-18 소켓의 위치와 MMC System 의 상호작용

MMCController

MMCLK

MMCMD

MMDAT

MMCCS0

MMCCS1

MMCStack

Software

Interface

MMCCS0 and MMCCS1 are only used in SPI mode.

아래의 그림은 MMC 와 SDCard 의 신호선 연결에 관한 회로구성을 도식화 한 것이다.

( HBE-EMPOS Ⅱ 플랫폼은 MMC 를 기본으로 지원합니다.)

그림 2-19 MMC Socket 의 회로구성

11 WP

CD

DATA2DATA1DATA0VSS2CLKVDDVSSCMDCD/DATA3

10

987654321

+3.3V

MMC_CLK

MM_CS0MMCMD

MMC_DAT

10K47.5KPXA255RC10K

RA10K

RB100K

RD10K



2.1.18 Ethernet Controller LAN91C111

HBE-EMPOS Ⅱ 베이스보드에는 2개의 LAN91c111 Ethernet Controller 를 가지고 있으

며, LAN91C111 Ethernet 콘트롤러 U20,U33 를 통하여 네트워크에 접속하는 표준 마이

크로 시스템이다. 그리고 그것은 10/100Mbps 로 IEEE 802.3 운영을 지원하며

10/100Base-T(트위스트 패어)의 연결을 제공한다. 콘트롤러는 PXA255 프로세서 메모

리 맵의 nCS1,nCS2 부분을 차지한다. ( 3.1 Memory Map and Chip Selects 참조) 이 콘

트롤러의 사용법에 관한 상세한 것은 제조사의 데이터 쉬트와 Intel PXA255 Processor

Developer’s Manual 을 참조합니다.

HBE-EMPOS Ⅱ 베이스보드는 다음의 기초적인 준비, 제어와 운용 특성을 제공한다 :

32비트 동작

Configuration 을 위한 시리얼 EEPROM.

소프트웨어에 의한 리셋( 3.2.2 Peripheral Registers 참조 )

LAN91C111 의 인터럽트는 enable 또는 mask되고, 셋또는 클리어되었을때 발생할 수

있다. ( 3.6 Interrupt Control 참조 )

그림 2-20 LAN91C111 의 위치와 회로구성

1 TX+2 TX-3 RX+4 NC5 NC6 RX-7 NC8 NC

1

PXA255

MD(31:0)

T/F

T/F

Primary Ethernet

Secondary Ethernet

ADDR (15:2)

D(31:0) D(31:0)

DIR OE#

LogicnCS1nCS2nCS3nCS4

RD_nWR

nPWEnOE

MA(25:0)nDQM(3:0)

WE#OE#A(15:2)DQM(3:0)#

WE#OE#A(15:2)DQM(3:0)#

nCS1nCS2

GPIO(0)

GPIO(1)

INTR0

INTR0



2.1.19 Push Switches

HBE-EMPOS Ⅱ 베이스보드에는 PXA255 Memory Controller 의 데이타 버스에 연결된 8

개의 Push Button Switch 가 있으며, PXA255 의 데이타 버스와 연결되어 특정번지에서

Button Switch 가 눌려지는 것에 대한 입력변화를 알수 있습니다. 이 스위치는 S1 에서

S8 까지 각각 데이타 한 비트씩을 가르킨다. 각 스위치의 해당비트에 대한 상세한 내용

또는 프로그래밍에 관해서 3.2.5 Push Switch Register 를 참조 하십시요.

그림 2-21 Push Switch 의 위치와 회로구성

PXA255

MemoryController

MD(7:0)

BUFFER

CS4

Address Decoder

MA(22:20)

G

+3.3V



2.1.20 Discrete LEDs

HBE-EMPOS Ⅱ 베이스보드에는 8개의 SMD Type 의 LED 가 있으며, PXA255 의 데이

타 버스와 연결되어 특정번지에서의 데이타 비트 출력으로 On/Off 할 수 있습니다. 이

Discrete LED 들은 LED1 에서 LED8 까지 각각 데이타 한 비트씩을 가르키며, 각 LED

에 해당하는 비트에 대한 상세한 내용 또는 프로그래밍에 관해서 3.2.6 Discrete LED

Control Register 를 참조 하십시요.

그림 2-22 Discrete LED 의 위치와 회로구성

PXA255

MemoryController

MD(7:0)

BUFFER

CS4

Address Decoder

MA(22:20)

CK



2.1.21 7 Segment LEDs

HBE-EMPOS Ⅱ 베이스보드에는 4 개의 7 Segment LED 가 있으며, 이 7Segmnet 한개

는 총 8개의 LED 엘리먼트로 구성되어 있으며 7 Segment LED 한개를 제어하기 위해서

는 8개의 출력 비트가 필요하다. 또한 전체적으로 7Segmnet 4개가 있기 때문에 전체적

으로는 8 x 4 = 32 개의 출력 비트가 필요하다. 각 7 Segment 블럭의 제어에 대한 상세

한 내용 또는 프로그래밍에 관해서 3.2.4 7 Segment LED Data Register 를 참조 하십

시요.

그림 2-23 7Segment LED 의 위치와 회로구성

PXA255

MemoryController

MD(15:0)LATCH

CS4

Address Decoder

MA(22:20)

CK

CK

LATCH

DQ(7:0)

DQ(15:8)

DQ(7:0)

DQ(15:8)



2.1.22 Character LCD Module

HBE-EMPOS Ⅱ 베이스 보드에는 DATA IMAGE 사의 CM2020S1LY-K2 Character LCD

모듈을 두고 있습니다. 이 모듈을 제어하기 위하여 U1 커넥터를 제공합니다.

이 LCD 모듈은 8비트 인터페이스로 PXA255 프로세서의 데이타 버스와 트랜시버를 통하

여 연결되어 있습니다. 20 문자 * 2 행으로 40 문자표현이 가능하며, +5V를 사용하고.

백라이트제어를 위한 가변저항 VR1을 두고 있습니다. 제어코드 및 사양에 대한 자세한

정보는 DATA IMAGE 사의 Datasheet 를 참조 하십시요. 프로그래밍에 관한 것은 3.2.7

Character LCD Data Register 를 참조 하십시요.

그림 2-24 Character LCD 의 위치와 회로구성

PXA255

MemoryController

MD(15:0)LATCH

CS4

Address Decoder

MA(22:20)

CK

LATCH

Character LCD Module

+5V

VD

D(7:0)DQ(7:0)

RS

RW

E

DQ(8)

DQ(9)

DQ(10)



2.1.23 Connectors and Pin Assignments

HBE-EMPOS Ⅱ 베이스보드의 콘넥터의 위치에 대해서는 페이지 2-2의 그림2-1 에서

볼수있습니다.

2.1.23.1. Power Input Connector

J20, 3.96mm 4핀 Header Connector로 HBE-EMPOS Ⅱ 베이스보드에 +12VDC, +5VDC

의 POWER를 공급한다. 이 콘넥터에서 플랫폼에 있는 Regulator를 통해 +3.3VDC로 다

운되어 시스템 전체의 전원을 공급하고 있다. 이 콘넥터는 베이스보드의 뒷면으로 장착

되며 핀 할당은 다음과 같다 :

Pins 1 -- +12VDC

Pins 2 -- +5VDC

Pins 3 -- System Ground

Pins 4 -- System Ground

2.1.23.2. Keyboard and Mouse Connectors

J8 (MOUSE) AND J11(KYBD)는 표준 PS2 디바이스를 위해 배선되는 축소형 6핀( MINI

DIN) 커넥터 이다. 인터페이스에 관한 자세한 것은 2.2.11 “ PS2 Keyboard and Mouse

“ 참조 하십시요. 핀할당에 관한것은 HBE-EMPOS Ⅱ 베이스보드의 회로를 참조 하십

시요.

12

34

56

Pin Name Description

1 Data Key Data

2 N/C Not Connect

3 GND Ground

4 VCC +5V DC

5 CLK Clock

6 N/C Not Connect



2.1.23.3. Touch Screen Connector

J1 콘넥터는 대체 터치-스크린의 패널을 지원한다. 인터페이스에 관한 자세한 정보는

Section 2.1.13 “Touch-Screen Controllers” 를 참조합니다.

Pin 1 -- X-

Pin 2 -- X+

Pin 3 -- Y-

Pin 4 -- Y+

2.1.23.4. Universal Serial Bus Connectors

J8 (USB Client)은 B Type USB 콘넥터이다. 인터페이스에 관한 자세한 정보는 Section

2.1.14 “USB Client Port” 를 참조합니다. 핀 할당에 관한 정보는 HBE-EMPOS Ⅱ 회로

도를 참조합니다.

Pin1 -- +5VDC

Pin2 -- D+

Pin3 -- D-

Pin4 -- D-

2.1.23.5. Audio Connectors

CODEC 은 오디오 신호를 위해 표준 스테레오 콘넥터를 사용한다. 자세한 정보는

2.1.12 “Audio CODECs” 를 참조합니다. 핀 할당에 관하여 HBE-EMPOS Ⅱ 베이스보드

의 회로도를 참조합니다

J14 - CS4201 MIC

J15 - CS4201 HeadPhone_OUT



2.1.23.6. Serial Commnuications Port Connectors

2개의 DB-9 숫 케넥터는 시리얼 포트 인터페이스를 제공한다. 핀 할당은 테이블 2-

4,2-5 에서 볼수 있다. 자세한 정보는 2.1.16 “Serial Communication Ports” 를 참조합

니다.

J10 (FF SERIAL) Full Function UART 서비스

J13 (BT SERIAL) Bluetooth UART 서비스

테이블 2-6. J10 – Serial Port Connectors Pin Signal Pin Signal Pin Signal

1 DCD 4 DTR 7 RTS

2 RXD 5 Ground 8 CTS

3 TXD 6 DSR 9 RI

테이블 2-7. J13 – BT Serial Port Connectors Pin Signal Pin Signal Pin Signal

1 N.C 4 N.C 7 RTS

2 RXD 5 Ground 8 CTS

3 TXD 6 N.C 9 N.C



2.1.23.7. TFT LCD Connectors

LG Philips 사의 LB064V02 디스플레이의 제어를 위한 LCD 신호는 J17를 통해제공한다.

핀 할당은 테이블 2-6 에서 볼 수 있다. 백라이트제어를 위한 신호는 J19을 통해 제공

하며. 핀 할당은 테이블 2-7 에서 볼수 있다. 자세한 정보는 2.1.9 “LCD Panel and

Interface” 를 참조합니다.

테이블 2-8. J17 (LG Philips ) – TFT LCD Connector Pin Signal Pin Signal Pin Signal

1 Ground 13 LDD13 25 LDD0

2 VCC 14 LDD14 26 LDD1

3 VCC 15 LDD15 27 LDD2

4 GND 16 GND 28 LDD3

5 DCLK 17 LDD5 29 LDD4

6 DE 18 LDD6 30 GND

7 VSYNC 19 LDD7

8 HSYNC 20 LDD8

9 GND 21 LDD9

10 GND 22 LDD10

11 LDD11 23 GND

12 LDD12 24 GND

테이블 2-9. J19 (PIS) – LCD Backlight Connector Pin Signal Pin Signal Pin Signal

1 +12V 3 Brightness 5 +5V Backlight 스위치

2 GND 4 GND



2.1.23.8. SD/MMC Socket

J5 는 MultiMediaCard 또는 Secure digital (SD) 메모리 카드를 위한 소켓이다. 핀 할당

또는 인터페이스에 관하여 2.1.17 “MultiMedia / Secure Digital Memory Card” 를 참조합

니다.

Pin1 -- CD

Pin2 -- CMD

Pin3 -- GND

Pin4 -- +3.3V

Pin5 -- CLK

Pin6 -- GND

Pin7 -- DATA

Pin8 -- N.C

Pin9 -- N.C

Pin10 -- CD

Pin11 -- WP

2.1.23.9. PCMCIA and Compact Flash Sockets

PCMCIA (U60) 와 Compact Flash(J12) 소켓은 2.1.10 에서 기술된다. 핀 할당은 HBE-

EMPOS Ⅱ 베이스보드의 회로도를 참조합니다.

2.1.23.10. Expansion Card Connector

J1 과 J6 은 모든 어드레스, 데이타 신호들과 Intel Companion chip SA1111을 확장하기

위한 제어신호들, Ethernet Multi Port 디바이스를 확장하기위한 인터페이스 신호들을 제

공한다. 핀 할당은 HBE-EMPOS Ⅱ 베이스보드 회로도를 참조 합니다.



2.1.23.11. JTAG / Multi-ICE Connectors

커넥터 J16 (JTAG/ARM Multi-ICE) 는 HBE-EMPOS Ⅱ 플랫폼의 Flash 메모리에 프로그

래밍 할 수 있는 Joint Test Action Group(JTAG) 인터페이스를 제공한다. 프로그래밍에

관한 상세한 것은 3.5 “Programming Flash Memory” 에서 볼 수 있습니다.

HBE-EMPOS Ⅱ 베이스보드에 커넥터 J16은 PC 의 프린터 포트에 직접연결하여 Flash

프로그래밍할 수 있도록 U63 74LCX245 (Octal Buffer)를 두었으며, 이 디바이스는 PC의

프린터포트의 전압과 HBE-EMPOS Ⅱ 베이스보드의 전압차이에 의한 프로세서의 파손

을 보호하기 위하여 사용되었다. 핀 할당에 대한 상세한 정보는 HBE-EMPOS Ⅱ 베이스

보드 회로도를 참조합니다.

그림 2-25 JTAG Port 커넥터의 핀구조

nTRST

+3.3V

3

1 +3.3V

19 20

18

16

14

12

10

8

6

4

5

7

9

11

13

15

17

TDI

TMS

TCK

GND

TDO

N.C

N.C

N.C GND

GND

GND

GND

GND

GND

GND

GND

GND



2.1.23.12. Character LCD Module connector

DATA IMAGE 사의 CM2020S1LY-K2 Character LCD 는 U30 을 통하여 인터페이스 하

고 있습니다. 핀 할당은 테이블 2-8 에서 볼 수 있습니다.. 이 LCD 모듈의 사용에 관한

것에 대해서 2.1.22 “Character LCD Module” 를 참조 하십시요

테이블 2-10 Character LCD Module connector Pin Signal Pin Signal Pin Signal

1 VSS 7 DATA [0] 13 DATA [6]

2 VDD 8 DATA [1] 14 DATA [7]

3 VO 9 DATA [2] 15 Anode [Back]

4 RS 10 DATA [3] 16 Cathode [Back]

5 RW 11 DATA [4]

6 E 12 DATA [5]

2.1.24 Switches

HBE-EMPOS Ⅱ 베이스보드는 12개의 Push Button Switch를 두고 있으며, 각각의 기능

에 대하여 테이블 2-7에 표시하였습니다. HBE-EMPOS Ⅱ 베이스보드의 스위치 위치는

“그림2-2 점퍼와 스위치등의 위치” 에 표시 하였습니다.

테이블 2-11. Push Button Switches Reference Function

S1 ~ S8 시스템 데이타 버스를 통한 비트 8비트 입력, Bus Data Bit [0..7]

S9 PXA255 프로세서 리셋 버튼

S10 VDD_Fault 를 실험하기 위한 버튼

S11 BATT_Fault 를 실험하기 위한 버튼

S12 GPIO 입력을 실험하기 위한 버튼



2.1.25 LED Indicators

테이블 2-7은 HBE-EMPOS Ⅱ 베이스보드에 있는 LED Indicator 의 기능을 나타냅니다.

그림 2-1에 위치를 표시하였습니다.

테이블 2-12. LED Indicators ( Sheet 1/2 )

Reference Function Notes Color

D10 +5V Voltage present on 5V rail RED

D11 +3.3V Voltage present on 3.3V rail RED

D12 +12V Voltage present on 12V rail RED

D8 Processor Power Enable Power On LED RED

D9 GPIO Test LED User writable RED

D4 LEDA LAN91C111 Ethernet Link LED RED

D5 LEDB LAN91C111 Ethernet Transmit LED Green

D2 LEDA LAN91C111 Ethernet Link LED RED

D3 LEDB LAN91C111 Ethernet Transmit LED Green

U7 HEX DIGITS 1 User writable CS1 [Low Byte] RED

U6 HEX DIGITS 2 User writable CS1 [High Byte] RED

U5 HEX DIGITS 3 User writable CS2 [Low Byte] RED

U4 HEX DIGITS 4 User writable CS2 [High Byte] RED

LED8 LED Test ..DATA Bit[0] User writable RED










2.1.26 Test Points

테이블 2-8 은 HBE-EMPOS Ⅱ 베이스보드의 Test points 리스트입니다.

테이블 2-13. HBE-EMPOSⅡ 의 Test Points ( 1/2 ) TP Description TP Description TP Description

1 Lan91C111-25M Clock 14 SDCLK1 27 BT_CTS

2 nCS2 15 nPWE

3 ETH1_IRQ 16 nCS5

4 Lan91C111-25M clock 17 nCS3

5 nCS4 18 nOE

6 MMDAT 19 PCM_IRQ

7 MMCLK 20 CF_IRQ

8 MMCMD 21 PCM_CD

9 nCS1 22 CF_CD

10 MMCS0 23 nWE

11 ETH0_IRQ 24 BT_TXD

12 USB_IRQ 25 BT_RXD

13 RTC_IRQ 26 BT_RTS



2.1.27 I2C BUS

PXA255 프로세서의 I2C BUS 는 2가지 기능으로 사용할 수 있으며, Core_VCC 전압을

제어하는 것과 버스로 사용하는 것이다. 예컨대 2개의 HBE-EMPOSⅡ 플랫폼을 상호 연

결시키는 것으로 사용 할 수 있다. HBE-EMPOS Ⅱ 베이스보드에서는 I2C 인터페이스를

실험하기위해 I2C EEPROM 24C16을 연결하였다. 이 메모리에 관한 정보는 FairChild 데

이타쉬트를 참조합니다.

2.1.28 PXA255 Processor

PXA255 프로세서는 Intel XScal 마이크로아키텍처의 “System On a Chip” 이다. 고성이

며 작은 사이즈에, 저전력을 필요로 하는 적용을 위해 특별하게 디자인 되었다. 프로세

서의 I/O 실행은 2.1 HBE-EMPOS Ⅱ Main Board 에서 설명 되었습니다.



2.1.29 Voltage Regulation and Control

HBE-EMPOS Ⅱ 베이스보드의 프로세서에는 +3.3VDC 입력으로 Core Voltage

(VCC_CORE) 와 phase-locked loop voltage(VCC_PLL)로 사용되는 전압을 생성하는

Regulator 를 두고 있다. 입출력에 사용되는 VCC_N,VCC_Q 등의 전압은 HBE-EMPOS

Ⅱ 베이스보드에 사용되는 +3.3V로 사용하였습니다. 자세한 구성에 관하여 상세한 정보

는 HBE-EMPOS Ⅱ 베이스보드 회로도를 참조합니다.

2.1.29.1. Core Voltage Regulator

Micrel MIC5219BM5 Regulator 는 VCC_CORE 전압을 생성한다. MIC5219BMT는 출력전

압을 조절할 수 있는 타입의 Low drop volatage regulator 로 +1.3VDC로 전압을 생성하

도록 설정되었다. (R51,R50) 자세한 것은 Micrel 데이타 쉬트를 참조하십시요.

PXA255 프로세서의 XScale 코어는 MIC5219 ( 0.5A-SOT23 ) 에서 +1.3VDC로 전원을

공급받아야 동작하므로, MIC5219 의 출력 전압이 +1.3V 가 됩니다. +1.3V 출력은

R51과 R50의 저항값에 의하여 조절되며 출력을 조정하는 저항값의 계산 공식은 :

VOUT = 1.242 X ( (R51 / R50 ) +1 )

[ SDRAM / Flash Memory ] HBE-EMPOS Ⅱ 플랫폼은 테이블 2-1. Core PLL Power 에

서 보듯이 프로세서 Register 설정에 의하여 시스템클럭이 설정됩니다. 레지스터 설정에

관한 자세한 정보는 Intel PXA255 Processor Developer’s Manual 3 Clocks and Power

Manager 또는 Design Guide 페이지 8-8의 “8.3.1.1 Power System Configuration 을

참조하십시요.

테이블 2-14. Core PLL Power Core

Clock L M N SystemBUS LCD SDRAM

400MHz 27 2 2 100MHz 100MHz 100MHz

400MHz 27 4 1 200MHz 100MHz 100MHz

Power-Core 는 Max +1.65V , Typical +1.3V 입니다.

SDRAM 을 사용하기 위해서는 프로세서에서 메모리 클럭이 출력되어야 하며, 메모리 클

럭의 출력에 관한 레지스터를 설정해 주어야 합니다. 이에 관한 자세한 정보는 Intel

PXA255 Processor Developer’s Manual 6 Memory Controller 또는 Design Guide 2

System Memory Interface 를 참조 하십시요.



null page

Programming Guide


3. Programming Guide

PXA255 프로세서는 HBE-EMPOS Ⅱ 플랫폼 전체나, 정해진 PXA255 프로세서 제어 모

듈과 I/O 라인의 사용에 의한 메모리 맵을 포함한 주변기기의 어느것이든 제어합니다.

이 모두를 프로그램으로 짜는 문제는 Intel PXA255 Processor Developer’s Manual 에서

참조 하십시요. 다른 한편으로 적용 가능한 문서들을 페이지 1-4 의 테이블 1-1 “문서지원 웝사이트” 에서 리스트 하였습니다.

이 장의 구성은 다음과 같습니다. :

3.1 -- Memory Map and Chip Selects

3.2 -- Peripheral Registers

3.3 -- PXA255 Processor Memory-Control Registers

3.4 -- General Purpose Input/Output(GPIO)

3.5 -- Programming Flash Memory

3.6 -- Interrupt Control

3.7 -- PCMCIA Memory Interface

3.8 -- AC97 Control Registers

3.9 -- Touch Screen Controller Interface

3.10 -- IrDA Interface

3.11 -- UART Registers

3.12 -- MMC Interface

3.13 -- Ethernet Controller Interface

Programming Guide


3.1. Memory Map and Chip Selects 테이블 3-1은 HBE-EMPOS Ⅱ 플랫폼의 Active Low Chip selects (nCSxx) 와 물리적인

주소들 입니다. PXA255프로세서 메모리 맵의 상세한 정보에 관한것은 Intel PXA255 Processor Developer’s Manual 의 “2-12. Memory Map”, “6장 Memory Controller” 를

참고 하십시요.

테이블 3-1 HBE-EMPOSⅡ Physical Address and Chip Selects

nCSx Type Memory Size Base Address End Address

nPX_CS0 Boot Flash memory 32 MBytes 0x0000_0000 0X01FF_FFFF

nPX_CS1 Ethernet Controller

LAN91C111 1 MBytes 0x0400_0000 0x040F_FFFF

nPX_CS2 Ethernet Controller

LAN91C111 1 MBytes 0x0800_0000 0x080F_FFFF

nPX_CS3 SRAM 1 MBytes 0x0C00_0000 0x0C0F_FFFF

nPX_CS4 Peripheral Registers 8 MBytes 0x1000_0000 0x107F_FFFF

nPX_CS5 Expansion card 4 MBytes 0x1400_0000 0x143F_FFFF

** SDRAM Bank 0 64 MBytes 0xA000_0000 0xA3FF_FFFF

**

** SDRAM 은 PXA255 프로세서 SDRAM 콘트롤러로 부터 Chip Select 신호들이 연결되어

있습니다.

Programming Guide


3.2. Peripheral Registers 다음은 HBE-EMPOSⅡ 베이스보드의 주변장치 설정과 제어에 필요한 레지스터 들이다.

Section 3.2.1 -- PCM CIA_CF Status Input Register

Section 3.2.2 -- Peripheral Control Register

Section 3.2.3 -- PS2 Keyboard Data Register

Section 3.2.3.1 -- PS2 Keyboard Operating Flow

Section 3.2.4 -- 7 Segment LED Data Register

Section 3.2.5 -- Push Switch Register

Section 3.2.6 -- LED Control Register

Section 3.2.7 -- Character LCD Data Register

Programming Guide


null page

Programming Guide


3.2.1 PCMCIA_CF Status Register

PCMCIA_CF Status Input Register 는 PCMCIA Card 와 CF Card 의 Socket Insert 에 발

생하는 신호에 대한 상태를 알 수 있는 레지스터 입니다. 구조를 테이블 3-2에서 볼수

있습니다.

이 레지스터는 Read-Only 입니다. Reversed 비트는 무시하고 Read 하십시요.

테이블 3-2. PCMCIA_CF Status Register ( Read Only )

Physical Address :

0x1000_0000 PCMCIA_CF Status Register Peripheral Registers

Bit 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

reserved

INPAC

K

VS2

VS1

BVD

INPAC

K

VS2

VS1

BVD

Reset x x x x x x x x 1 1 1 1 1 1 1 1

Bits Name Description

0 BVD PCMCIA Card

1 VS1 PCMCIA Card

2 VS2 PCMCIA Card

3 INPACK PCMCIA Card

4 BVD CF Card

5 VS1 CF Card

6 VS2 CF Card

7 INPACK CF Card

Programming Guide


3.2.2 Peripheral Control Register

Peripheral Control Register 는 PCMCIA, CF, PS2 (HT6542B), Ethernet Device 등 주변

장치의 Reset 신호와 TFT LCD 의 Backright 밝기를 조절할 수 있는 레지스터 입니다.

구조를 테이블 3-3 에서 볼 수 있습니다

테이블 3-3. Peripheral Control Register ( Write Only )

Physical Address :

0x1010_0000

Peripheral Control

Register Peripheral Registers

Bit 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

7846C

S

BR

IGD

N

BR

IGU

P

TPW

OFF

TC

NO

FF

ET1R

ST

ET0R

ST

PS2R

ST

VC

C5EN

VC

C3EN

CFR

ST

VC

C5EN

VC

C3EN

EN

1

EN

0

PC

MR

ST

Reset x x x x x x x x x x x x x x x x


0 PCMRST PCMCIA Card Reset [ 0 ]

1 EN0 PCMCIA Card Enable 0 [ 0 ]

2 EN1 PCMCIA Card Enable 1 [ 0 ]

3 VCC3EN PCMCIA Power Control Signal [ 0 ]

4 VCC5EN PCMCIA Power Control Signal [ 0 ]

5 CFRST CF Card Reset [ 0 ]

6 VCC3EN CF Card Power Control Signal [ 0 ]

7 VCC5EN CF Card Power Control Signal [ 0 ]

8 PS2RST PS2 Device (HT6542B) Reset [ 0 ]

9 ET0RST EThernet LAN91C111 Reset [ 1 ]

10 ET1RST EThernet LAN91C111 Reset [ 1 ]

11 TCNOFF TFT LCD Module DATA Transceiver Disable [ 1 ] = On, [ 0 ] = Off

12 TPWOFF TFT LCD Module Power Control [ 1 ] = On,[ 0 ] = Off

13 BRIGUP Backright Bright UP [ 0 ]

14 BRIGDN Backright Bright Down [ 0 ]

15 7846CS Touch Screen Chip Select [ 0 ]

Programming Guide


3.2.3 PS2 Keyboard Status Register

PS2 Keyboard Interface Device HT6542B 의 데이타 레지스터는 0x1020_0000 이며, 명

령/상태 레지스터는 0x1020_0002 번지에 있으며, Read/Write 할 수 있습니다. 표 3-4

는 HT6542B 의 명령/상태 레지스터의 구조를 나타냅니다.

테이블 3-4. PS2 Keboard Status Register ( Read/Write )

Physical Address :

0x1020_0002 << 0x64

PS2 Keyboard Status


Bit 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

reserved b7 b6 b5 b4 b3 b2 IBF OBF

Reset x x x x x x x x 1 1 1 1 0 1 0 0


0 OBF

Output buffer full

HT6452B Sending data to Output buffer = '1'

System reads the Output buffer(60H) = '0'

1 IBF

Input buffer Full

System Sending data to Input buffer = '1'

HT6542B reads the Input buffer = '0'

2 b2 System flag, self-tesk OK = '1', Fail = '0'

3 b3 Command/Data, I/O 64H 로부터 HT6542B 에 시스템이 테이터를 쓸

때 이 비트는 '1'이된다.

4 b4 KBD-INH 상태 비트로, 데이터는 HT6452B 출력버퍼(60H)에 놓인다.

5 b5

Auxiliary Output Buffer Full.

0 : HT6452B 의 키보드 데이타 출력버퍼

1 : HT6452B 의 마우스 데이타 출력버퍼

6 b6 Transmit time-out, 일정시간안에 데이타가 HT6452B에 완전히 전송되

지 않을때 '1'이 된다.

7 b7 Parity err, HT6452B 에 parity error 의 키보드/마우스 코드가 수신될때

'1' 이된다. ** 반드시 odd parity 이어야 한다. **

Programming Guide


3.2.3.1. PS2 Keyboard Operation Flow

HBE-EMPOSⅡ 베이스 보드의 PS2 Keyboard Controller HT6452B 는 8비트 원칩으로

Data Address 와 Register Address 로 구분하여 제어할 수 있습니다. 어드레스를 구분

하면 :

I/O DATA REGISTER -- 0x1020_0000

Command REGISTER -- 0x1020_0002

HT6542B Device 를 제어하기 위한 순서는 레지스터 설정과 데이터 설정으로 나눌수 있

습니다. 상태레지스터의 제어는 1바이트로 구성되어 있으며, 그구조는 테이블 3-4. PS2

Keyboard Status Register 에서 나타 내었습니다. 다음으로 레지스터의 설정에 관하여

간략히 그방법에 관한 흐름을 보면 :

[1] Command Register 에 Data write “0x64” -> Status Register 선택

[2] I/O Data Register [Read/Write] -> Status Data Value [Read/Write ]

[ 키보드/마우스에 데이타 쓰기 ]

[1] Command Register 에 Data write “0x64” -> Status Register 선택

[2] I/O Data Register [Write] “Setb [0]” ; HT6542 에 데이타전송 모드설정

[3] Command Register 에 Data write “0x60” -> 출력 버퍼선택

[4] I/O Data Register [Write] “키보드/마우스에 보낼데이타”

** 출력버퍼를 시스템에서 읽으려면 2번째 Write 를 “Clear Bit [0]”으로주고

4번째항에서 I/O Data Register [Read]를 합니다.

[ 키보드/마우스에 데이타 읽기 ]

[1] Command Register 에 Data Write “0x64” -> Status Register 선택

[2] I/O Data Register [Write] “Clear [1]” ; HT6542 의 Input Buffer 읽기설정

[3] Command Register 에 Data write “0x60” -> 입력 버퍼선택

[4] I/O Data Register [Read] -> 키보드/마우스에서 발생된 데이타를 수신하였다.

위와 같이 키보드/마우스를 제어할 수 있으며, 키보드/마우스의 출력버퍼를 선택할 수 있

는 비트 Status Register 의 5번(b5) Auxiliary Output Buffer Full 비트 이다. 자세한 것은

표3-4를 참조하십시요.

Programming Guide


3.2.4 7 Segment LED Data Register

이 레지스터는 16비트 Write 로 2개의 Chip Selecte 신호가 사용되었으며 각 Chip

Select 신호마다 16비트로 데이타를 출력하여 7 Segement LED를 제어 할 수 있습니다.

HBE-EMPOSⅡ 베이스보드에는 4개 디지트의 7 Segment LED 가 있으며 데이타의 각비

트는 각 LED 의 Segment 에 연결되어 있습니다. 테이블 3-5 로 구조를 보여주여줍니다.

테이블 3-5 7 Segment LED Data Register ( Write Only )

Physical Address :

0x1030_0000

7 Segment LED Data


Bit 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

1H 1G 1F 1E 1D 1C 1B 1A 2H 2G 2F 2E 2D 2C 2B 2A



7:0 2H:2A Digit 1 Segment [ 0-A, 1-B, 2-C, 3-D, 4-E, 5-F, 6-G, 7-H ]

15:8 1H:1A Digit 2 Segment [ 8-A, 9-B, 10-C, 11-D, 12-E, 13-F, 14-G, 15-H ]

Physical Address :

0x1040_0000

7 Segment LED Data


Bit 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

4H 4G 4F 4E 4D 4C 4B 4A 3H 3G 3F 3E 3D 3C 3B 3A



7:0 3A:3H Digit 3 Segment [ 0-A, 1-B, 2-C, 3-D, 4-E, 5-F, 6-G, 7-H ]

15:8 4A:4H Digit 4 Segment [ 8-A, 9-B, 10-C, 11-D, 12-E, 13-F, 14-G, 15-H ]

Programming Guide


3.2.5 Push Switch Register

이 레지스터는 8비트 Read 각 비트에 해당하는 Push Button Switch 의 입력을 제어 할

수 있습니다. HBE-EMPOSⅡ 베이스보드에는 데이타 입력을 실험할 수 있는 이 스위치

가 8개 있으며, 버튼의 위치는 페이지 2-3의 그림 2-2 점퍼와 스위치등의 위치에서 확

인 할 수 있습니다. 테이블 3-6 은 각 Push button 에 해당하는 데이타 비트의 구조를

보여 줍니다.

테이블 3-6 Push Switch Register ( Read Only )

Physical Address :

0x1050_0000 Push Switch Register Peripheral Registers

Bit 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

reserved S1 S2 S3 S4 S5 S6 S7 S8

Reset 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0


0 S8 Push Button Switch 8








Programming Guide


3.2.6 Discrete LED Control Register

이 레지스터는 8비트 Write로 각 비트에 해당하는 출력을 LED로 확인 할 수 있습니다.

HEB-PXA255 베이스보드에는 데이타 출력을 실험할 수 있는 LED 가 8개 있으며, LED

의 위치는 페이지 2-3의 그림 2-1 주요부품의 위치와 Baseboard layout 에서 확인 할

수 있습니다. 테이블 3-7 은 각 LED 와 해당하는 데이타 비트의 구조를 보여 줍니다.

테이블 3-7 Discrete LED Control Register ( Write Only )

Physical Address :

0x1060_0000 LED Control Register Peripheral Registers

Bit 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

reserved

LED

1

LED

2

LED

3

LED

4

LED

5

LED

6

LED

7

LED

8

Reset x x x x x x x x 0 0 0 0 0 0 0 0


0 LED8 Test LED 8

1 LED7 Test LED 7

2 LED6 Test LED 6

3 LED5 Test LED 5

4 LED4 Test LED 4

5 LED3 Test LED 3

6 LED2 Test LED 2

7 LED1 Test LED 1

Programming Guide


3.2.7 Character LCD Data Register

이 레지스터는 10비트의 제어구조를 가지며, 8비트를 데이타 비트로 사용합니다. PXA255

프로세서 데이타 버스에서 버퍼를 통하여 연결되어 있습니다. 페이지 2-3의 그림 2-1

주요부품의 위치와 Baseboard layout 에서 확인 할 수 있습니다. 테이블 3-8은 핀에

해당하는 데이타 비트의 구조를 보여 줍니다.

테이블 3-8 Character LCD Data Register ( Write Only )

Physical Address :

0x1070_0000 Text LCD Data Register Peripheral Registers

Bit 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

reserved E RW RS D7 D6 D5 D4 D3 D2 D1 D0

Reset x x x x x 0 0 0 0 0 0 0 0 0 0 0


D0 : D7 D0 : 7 LCD Module Data Bus [Write only]

D8 RS LCD Module Data Instruction Resigter Set

D9 RW LCD Module Data R/W Control [Read High]

D10 E LCD Module Enable 신호 [Active High]

Programming Guide


3.3. PXA255 Processor Memory-Control Registers

테이블 3-9 Memory Control Registers Symbol Address Value Description

MDCNFG 0x4800_0000 0x0000_1AC9 SDRAM Configuration Register 0

MDREFR 0x4800_0004 0x000B_C018 SDRAM Refresh Control Register

MSC0 0x4800_0008 0x23F2_23F2 Static Memory Control Register 0

MSC1 0x4800_000C 0x3FF4_A441 Static Memory Control Register 1

MSC2 0x4800_0010 0x7FF0_7FF0 Static Memory Control Register 2

MECR 0x4800_0014 0x0000_0000Expansion Memory (PCMCIA / Compact Flash)

Bus configuration register

SXLCR 0x4800_0018 0x0000_0000LCR value to be written to SDRAM-Timing

Synchronous Flash

SXCNFG 0x4800_001C 0x0000_0000 Synchronous Static Memory Control Register

SXMRS 0x4800_0024 0x0000_0000MRS† value to be written to Synchronous Flash

or SMROM††

MCMEM0 0x4800_0028 0x0000_0000Card interface Common Memory Space Socket

0 Timing Configuration

MEMEM1 0x4800_002C 0x0000_0000Card interface Common Memory Space Socket

1 Timing Configuration

MCATT0 0x4800_0030 0x0000_0000Card interface Attribute Space Socket 0 Timing

Configuration

MCATT1 0x4800_0034 0x0000_0000Card interface Attribute Space Socket 1 Timing

Configuration

MCIO0 0x4800_0038 0x0000_0000Card interface I/O Space Socket 0 Timing

Configuration

MCIO1 0x4800_003C 0x0000_0000 Card interface I/O Space Socket 1 Timing

Configuration

MDMRS 0x4800_0040 0x0000_0000 MRS† value to be written to SDRAM

BOOT_DEF 0x4800_0044 0x0000_0000 Read-Only Boot-time register. Contains

BOOT_SEL and PKG_SEL values.

Programming Guide


3.4. General Purpose Input/Output (GPIO)

테이블 3-12 에서 볼수 있듯이 HBE-EMPOSⅡ 베이스보드와 PXA255 프로세서 사이의

GPIO를 통한 인터페이스이 일어납니다. GPIO 핀들의 프로그래밍에 구조에 대해서는

Intel PXA255 Processor Developer’s Manul 페이지 4-1 을 참조 하십시요.

테이블 3-10 GPIO Map (Sheet 1 of 4 )

GPIO Signal Name Alternate I/O Function

0 ETH0_IRQ N/A IN Interrupt for Ethernet LAN91C111

1 ETH1_IRQ N/A IN Interrupt for Ethernet LAN91C111

2 nUSB_IRQ N/A IN Interrupt for USB

3 nRTC_IRQ N/A IN Interrupt for RTC4513

4 7846_BSY N/A IN Touch-screen ADS7846 Busy

5 n7846_IRQ N/A IN Interrupt for Touch-Screen ADS7846

6 MMCCLK AltFn1 OUT MultiMedia Card Clock

7 nPCM_CD N/A IN PCMCIA Card Detect

8 MMCS0 AltFn1 OUT MultiMedia Card Chip Select 0

9 MS_INT N/A IN Mouse Interrupt

10 nCF_IRQ N/A IN Interrupt for Compact Flash Card

11 nPCM_IRQ N/A IN Interrupt for PCMCIA Card

12 nCF_CD N/A IN Compact Flash Card Dectect

13 PX_MBGNT AltFn2 OUT Memory controller grant

14 PX_MBREQ AltFn1 IN Memory controller alternate bus master request

15 nPX_CS1 AltFn2 OUT Chip Select 1

16 TST_IRQ N/A IN Interrupt for Test-Push button

17 TST_LED N/A OUT GPIO Test LED

18 PX_RDY AltFn1 IN Variable latency I/O Device Ready

19 KB_INT N/A IN Keyboard Interrupt

20 nRTC_CS N/A OUT RTC4513 Chip Select

21 RTC_CLK N/A OUT RTC4513 Clock

Programming Guide


테이블 3-10 GPIO Map (Sheet 2 of 4)


22 RTC_DAT N/A N/A RTC4513 Data

23 7846_CLK N/A OUT Touch-screen ADS7846 Clock

24 GP24 N/A N/A

25 7846_TXD AltFn2 OUT Touch-screen ADS7846 Transmit

26 7846_RXD AltFn1 IN Touch-screen ADS7846 Receive

27 1111_IRQ N/A IN Interrupt for Expansion Card

28 AC_BITCLK AltFn2 OUT AC-Link Bit Clock

29 AC_SDIN AltFn1 IN AC-Link Serial Data In

30 AC_SOUT AltFn2 OUT AC-Link Serial Data Out

31 AC_SYNC AltFn2 OUT AC-Link Sync

32 GP32 N/A N/A

33 nPX_CS5 AltFn2 OUT Chip Select5

34 FF_RXD AltFn1 IN Full Function UART Receive Data

35 FF_CTS AltFn1 IN Full Function UART Clear to Send

36 FF_DCD AltFn1 IN Full Function UART Data Carrier Detect

37 FF_DSR AltFn1 IN Full Function UART Data Set Ready

38 FF_RI AltFn2 IN Full Function UART Ring Indicator

39 FF_TXD AltFn2 OUT Full Function UART Transmit Data

40 FF_DTR AltFn2 OUT Full Function UART Data Terminal Ready

41 FF_RTS AltFn2 OUT Full Function UART Request to Send

42 BT_RXD AltFn1 IN Bluetooth UART Receive

43 BT_TXD AltFn2 OUT Bluetooth UART Transmit

44 BT_CTS AltFn1 IN Bluetooth UART Clear to Send

45 BT_RTS AltFn2 OUT Bluetooth UART Request to Send

46 PX_IRRXD AltFn2 IN IrDA UART Receive Data

47 PX_IRTXD AlftFn1 OUT IrDA UART Transmit Data

48 nPX_POE AltFn2 OUT PCMCIA Output Enable

49 nPX_PWE AltFn2 OUT PCMCIA Write Enable

Programming Guide




50 nPX_PIOR AltFn2 OUT PCMCIA I/O Read

51 nPX_PIOW AltFn2 OUT PCMCIA I/O Write

52 nPX_PCE1 AltFn2 OUT PCMCIA Card Enable low byte lane

53 nPX_PCE2 AltFn2 OUT PCMCIA Card Enable high byte lane

54 nPX_PSKTSEL AltFn2 OUT PCMCIA Socket Select

55 nPX_PREG AltFn2 OUT PCMCIA Register Select

56 nPX_PWAIT AlftFn1 IN PCMCIA Wait

57 nPX_IOIS16 AlftFn1 IN PCMCIA I/O is 16 bits wide

58 PX_LDD0 AltFn2 OUT LCD data pin 0
















74 PX_LFCLK AltFn2 OUT LCD Frame Clock

75 PX_LLCLK AltFn2 OUT LCD Line Clock

76 PX_LPCLK AltFn2 OUT LCD Pixel Clock

77 PX_LBIAS AltFn2 OUT LCD AC Bias Drive

Programming Guide







81 NSS_SCLK AlftFn1 OUT NSSP Serial clock is output

82 NSS_SFRM AlftFn1 OUT NSSP frame is output

83 NSS_TXD AlftFn1 OUT NSSP transmit

84 NSS_RXD AltFn2 IN NSSP receive

3.5. Programming Flash Memory

이 장은 프로그램 코드를 업데이트하는 플래시 메모리 프로그램을 작성하거나, 그것을

빈번히 사용하는 것에 대한 활용방법을 기술합니다. 플래시 메모리 프로그래밍은 JFlash

프로그래밍 Software 와 추가 파일, HBE-EMPOS Ⅱ 플래폼과 같이 제공되는 JTAG

Cable, 그리고 호스트 컴퓨터 시스템을 필요로 합니다

HBE-EMPOSⅡ 베이스보드에서 플래시 메모리 뱅크 프로그램을 작성하며, 다음과 같은

목차에 따른 방법으로 진행합니다.

3.5.1 -- JFLASH Software

3.5.2 -- Hareware Setup

3.5.3 -- Programming Instructions

3.5.1 JFlash Software

JFlash Software 는 HBE-EMPOS Ⅱ 플랫폼과 함께 제공되며, 만일 Intel 에서 제공하는

프로그램을 얻고자 하는 경우는 아래의 웹 사이트에 찾을 수 있습니다 :

http://www.intel.com/design/pca/applicationsprocessors/schems/index.htm

호스트 컴퓨터 시스템에 JFlash application 을 설치하기 위해 JFlash 소프트웨어 문서를

참조 하십시요.

Programming Guide


3.5.2 Hardware Setup

주의사항 : 프로그래밍을 위해서 하드웨어를 셋업하기 전에 HBE-EMPOS Ⅱ 플

랫폼의 전원을 꺼야 합니다.

1. 프로그램 Target (프로그램 하게 되는 플래시 메모리뱅크)은 항상 chip-select

nCS0 의 뱅크로 선택된다.

2. 호스트 컴퓨터의 프린터 포트에 JTAG 케이블을 연결한다.

3. HBE-EMPOS Ⅱ 플랫폼에 사용하는 JTAG 콘넥터의 구조는 그림 3-2 와 같습니

다.

그림 3-1. Flash-Memory Programming 을 위한 JTAG Cabling

1

2513

14

18

1

19

2

20

3 nTRST

5 TDI

7 TMS

9 TCK

13 TDO

11

5

4

3

2

74LVC

H244

2

4

6

8

11

18

16

14

12

9

PXA255

Pro

cessor

3.5.3 Programming Instructions

필요한 JFlash 파일들을 얻습니다. ( 3.5.1 참조 )

하드웨어를 셋업 합니다. ( 3.5.2 참조 )

HBE-EMPOSⅡ 플랫폼의 전원을 공급합니다.

호스트 컴퓨터를 부팅합니다.

호스트 컴퓨터의 JFlash 프로그램을 실행시킨다. 실행에 관한 사항은 소프트웨어 메뉴얼

을 참고 하십시요.

프로그램밍을 완료한 후에.

HBE-EMPOS Ⅱ 플랫폼의 전원을 끄십시요.

HBE-EMPOS Ⅱ 플랫폼의 JTAG 커넥터로 부터 JTAG Cable 을 제거합니다.

Programming Guide


3.6. Interrupt Control 테이블 3-13 에서 볼수 있듯이 HBE-EMPOS Ⅱ 베이스보드와 PXA255 프로세서 사이의

GPIO를 통한 Interrupt 가 일어납니다. Interrupt 핀들의 프로그래밍에 구조에 대해서는

Intel PXA255 Processor Developer’s Manul 페이지 4-1 을 참조 하십시요

테이블 3-11. Interrupt Table GPIO Signal Name Alternate I/O Function

0 ETH0_IRQ N/A ↑ Interrupt for Ethernet LAN91C111

1 ETH1_IRQ N/A ↑ Interrupt for Ethernet LAN91C111

2 nUSB_IRQ N/A ↑ Interrupt for USB

3 nRTC_IRQ N/A ↑ Interrupt for RTC4513

5 n7846_IRQ N/A ↑ Interrupt for Touch-Screen ADS7846

7 nPCM_CD N/A ↓ PCMCIA Card Detect

10 nCF_IRQ N/A ↓ Interrupt for Compact Flash Card

11 nPCM_IRQ N/A ↓ Interrupt for PCMCIA Card

12 nCF_CD N/A ↓ Compact Flash Card Dectect

14 PX_MBREQ AltFn1 ↓ Memory controller alternate bus master request

16 TST_IRQ N/A ↓ Interrupt for Test-Push button

27 1111_IRQ N/A ↓ Interrupt for Expansion Card

Programming Guide


3.7. PCMCIA Memory Interface

HBE-EMPOS Ⅱ 플랫폼의 16 Bit PC Card 인터페이스에 관한 설명과 Power Control 그

리고 메모리 인터페이스에 관하여 설명합니다.

3.7.1 16 Bit PC Card Overview

PCMCIA Card 의 Interface 에 관한 상세한 레지스터 구조는 Intel PXA255 Processor

Developer’s Manual 의 Page 6-58 “6.8 16-Bit PC Card/Compact Flash Interface” 에

서 참조할 수 있습니다. 여기에서는 HBE-EMPOS Ⅱ 베이스보드와 PXA255 프로세서에

연결된 신호의 레지스터와 비트구조를 설명합니다.

그림 3-2 16 비트 PC Card Memory Map

Socket 1 Common Memory Space0x3C00_0000

Socket 1 Attribute Memory Space0x3800_0000

Reserved0x3400_0000

Socket 1 I/O Space0x3000_0000

Socket 0 Common Memory Space0x2C00_0000

Socket 0 Attribute Memory Space0x2800_0000

Reserved0x2400_0000

Socket 0 I/O Space0x2000_0000

16 Bit PC Card 메모리 맵의 공간은 하나의 카드슬롯에 4개씩 8 개로 구성됩니다. 각 카

드슬롯의 구분된 4 개는 : common memory, I/O, attribute memory, 그리고 정의되지 않

은 공간 입니다. 각 카드슬롯의 구분은 하나의 64-MByte 경계로 시작합니다. ( 상세한

설명은 Intel PXA255 Processor Developer’s Manual 을 참조 하십시요.)

Programming Guide


PC Card/Compact Flash Card 를 사용하기 위한 메모리 Configuration Register 는

Expansion Memory Configuration Register(MECR) 에서 설정해야 합니다.:

테이블 3-12 16-Bit PC Card Memory Map

Physical Address:

0x4800_0014 MECR Memory Controller

Bit 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

Reserved

CIT

NO

S

Reset 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0


31:02:00 -- Reserved

1 CIT

Card-Is-There

0 - No card inserted

1- Card inserted

0 NOS

Number-of-Sockets

0- 1 Socket

1- 2 Sockets

3.7.2 PCMCIA / Compact Flash Card Power Control

16-Bit PC Card 의 전원은 VCC,VPP 로 구성되며, 각기 +5V 또는 +3.3V 를 출력합니다.

카드슬롯에 공급되는 전원을 제어하는 칩은 Maxim사의 MAX1602 를 사용하였으며 제어

에 관한 자세한 정보는 제조사의 데이타쉬트를 참조 하십시요. HBE-EMPOS Ⅱ 베이스

보드에서의 제어 레지스터는 “3.2.2 Peripheral Registers” 에서 볼 수 있습니다. 아래의

테이블은 HBE-EMPOS Ⅱ 베이스보드의 Power Control 상태를 나타냅니다.

VCC5EN VCC3EN EN1 EN0 VCC VPP MODE

0 0 x x Standby

0 1 0 1 +5V +5V Active

1 0 0 1 +3.3V +3.3V Active

1 1 x x Standby

Programming Guide


3.8. AC’97 Control Register

PXA255 프로세서에는 AC’97 Revision 2.0 을 지원하는 AC’97 Controller Unit(ACUNIT)

이 내장되어 있습니다. 상세한 정보는 Interl PXA255 Developer’s Manual Page 13-1 의

“AC’97 Controlle Unit” 을 참조 하십시요.

3.8.1 초기화 하기 AC’97 CODEC 과 ACUNIT 은 리셋이 걸린상태로 GCR 레지스터의 COLD_RST 비트를

Set 할때 nACREST 신호가 Audio 또는 Modem 드라이버에 영향을 주게된다. ACUNIT

과 CODEC 은 COLD_RST 비트를 Zero 로 소거하면 동작된다. 다음은 ACUNIT 의 초

기화 과정이다 :

GPIO Direction 레지스터와 GPIO Alternate Function Select 레지스터에 ACUNIT

포트의 Diection 에 따라 프로그램한다.

GCR 에서 nACRESET 으로 연결되는 COLD_RST 비트를 Set 한다. 이 비트가

Done 될때까지는 Reset 상태에서의 다른 모든 레지스터는 변하지 않는다.

GCR 의 Primary Ready Interrupt Enable 과 Secondary Ready Interrupt Enable

그리고 이것을 가리키는 PRIRDY_IEN 비트 또는 SECRDY_IEN 비트를 Enable 시

킨다.

ACUNIT 트리거는 DMA 요청에 의해 전달된다. DMA는 FIFO 에서 응답되어 전달

된것으로 채워진다.

ACUNIT 는 계속해서 Zero 를 전송하며 FIFO 는 전체의 반일때 전송한다. 그것

이 반일때의 유효한 데이터는 AC-Link 선로에서 보내지는 것으로서 FIFO 로 전

달된다.

3.8.2 AC’97 Register Summary

AC’97 Controller Unit 의 레지스터에 관한 자세한 것은 Intel PXA255 Developer’s

Manual Page 13-19 의 Registers 를 참조 하십시요.

Programming Guide


테이블 3-13 AC97 Register Summary Address Name Description

0x4050_0000 POCR PCM Out Control Register

0x4050_0004 PICR PCM In Control Register

0x4050_0008 MCCR Mic In Control Register

0x4050_000C GCR Global Control Register

0x4050_0010 POSR PCM Out Status Register

0x4050_0014 PISR PCM In Status Register

0x4050_0018 MCSR Mic-In Status Register

0x4050_001C GSR Global Status Register

0x4050_0020 CAR CODEC Access Register

0x4050_0024~0x4050_003C - Reserved

0x4050_0040 PCDR PCM FIFO Data Register

0x4050_0044~0x4050_005C - Reserved

0x4050_0050 MCDR Mic-in FIFO Data Register

0x4050_0064~0x4050_00FC - Reserved

0x4050_0100 MOCR Modem-Out Control Register

0x4050_0104 - Reserved

0x4050_0108 MICR Modem-In Control Register

0x4050_010C - Reserved

0x4050_0110 MOSR Modem-Out Status Register


0x4050_0118 MISR Modem-In Status Register

0x4050_011C~0x4050_013C - Reserved

0x4050_0140 MODR Modem FIFO Data Register

0x4050_0144~0x4050_01FC - Reserved

0x4050_0200~0x4050_02FC - Primary Audio CODEC registers

0x4050_0300~0x4050_03FC - Secondary Audio CODEC registers

0x4050_0400~0x4050_04FC - Primary Modem CODEC registers

0x4050_0500~0x4050_05FC - Secondary Audio CODEC registers

Programming Guide


3.9. Touch Screen Controller Interface

Touch Screen Controller 인 ADS7846 은 PXA255 프로세서의 GPIO 에 할당되어 인터

페이스되며 아래의 테이블은 GPIO 와 신호선의 연결을 표시한 것 입니다.

테이블 3-14 ADS7846 Interface GPIO AltFn Name Direction Signal Name

23 N/A DCLK IN 7846_CLK

25 AltFn2 DIN IN 7846_TXD

4 N/A BUSY OUT 7846_BSY

26 AltFn1 DOUT OUT 7846_RXD

5 N/A PENOUT# OUT n7846_IRQ

Expansion Address CS# IN n7846_CS

ADS7846 은 24 클럭동안 Conversion 을 실행하며 8-비트 버스 인터페이스의 구조를

가지고 있다. 아래의 테이블은 제어를 위한 Byte 를 표시한 것 입니다. (자세한 인터페이

스 규격에 대하여 제조사의 데이터 쉬트를 참고 하십시요.)

테이블 3-15 ADS7846 Command Description Bit 7 6 5 4 3 2 1 0

S A2 A1 A0 MODE SER/DFR# PD1 PD0

BIT Name Description

7 S Start Bit

6~4 A2~A0 Channel Select Bits

3 MODE 12-Bit/8-Bit Conversion Select Bit

2 SER/DFR# Single-Enede/Differential Reference Select Bit

1~0 PD1~PD0 Power-Down Mode Select Bits

Programming Guide


3.10. IrDA Interface

PXA255 프로세서의 Fast Infrared Communications Port (FICP) 는 Half-duplex 로 운영

된다. HBE-EMPOS Ⅱ 베이스보드에는 9.6Kbps 에서 4Mbps 까지 사용가능한 Agilent

사의 HSDL-3600#007 이 장착되어 있다. PXA255 에서 FICP는 다음을 지원한다:

A bit encoder/decoder,

A serial-to-parallel data engine

A transmit FIFO 128 entries deep and 8 bits wide

A receive FIFO 128 entries deep and 11 bits wide

IrDA 모듈의 자세한 사양에 관해서는 제조사의 데이타 쉬트를 참조하십시요. PXA255 의

FICP 레지스터에 관한 자세한 사항은 Intel PXA255 Processor Developer’s Manual

Page11-7 의 “11.3 FICP Register Definitions “ 을 참조 하십시요.

테이블 3-16 FICP Register Summary Address Name Description

0x4080_0000 ICCR0 FICP control register0



0x4080_000C ICDR FICP data register


0x4080_0014 ICSR0 FICP status register 0

0x4080_0018 ICSR1 FICP status register 1

Programming Guide


3.11. UART Registers

PXA255 프로세서의 Full function UART(FF_UART) 와 Bluetooth UART(BT_UART) 의

레지스터 구조는 거의 유사합니다. 아래의 테이블은 FF_UART, BT_UART, ST_UART 의

레지스터를 요약한 것 입니다. 레지스터에 관한 상세한 정보는 Intel PXA255 Processor

Developer’s Manual 의 Page 10-5 “10.4.2 Internal Register Descriptions” 을 참조 하십

시요.

테이블 3-17 FF_UART Register Summary

Address DLAB Bit

Value Name Description

0x4010_0000 0 FFRBR Receive Buffer register (read only)

0x4010_000 0 FFTHR Transmit Holding register (write only)

0x4010_0004 0 FFIER IER (read/write)

0x4010_0008 x FFIIR Interrupt ID register (read only)

0x4010_0008 x FFFCR FCR (write only)

0x4010_000C x FFLCR LCR (read/write)

0x4010_0010 x FFMCR MCR (read/write)

0x4010_0014 x FFLSR LSR (read only)

0x4010_0018 x FFMSR MSR (read only)

0x4010_001C x FFSPR Scratch Pad Register

0x4010_0020 x FFISR Infrared Selection register (read/write)

0x4010_0000 1 FFDLL Divisor Latch Low register (read/write)

0x4010_0004 1 FFDLH Divisor Latch High register (read/write)

테이블 3-18 BT_UART Register Summary (Sheet 1/2)

Address DLAB Bit


0x4020_0000 0 BTRBR Receive Buffer register (read only)

0x4020_0000 0 BTTHR Transmit Holding register (write only)

0x4020_0004 0 BTIER IER (read/write)

0x4020_0008 x BTIIR Interrupt ID register (read only)

0x4020_0008 x BTFCR FCR (write only)

Programming Guide


테이블 3-18 BT_UART Register Summary (Sheet 2/2) 0x4020_000C x BTLCR LCR (read/write)

0x4020_0010 x BTMCR MCR (read/write)

0x4020_0014 x BTLSR LSR (read only)

0x4020_0018 x BTMSR MSR (read only)

0x4020_001C x BTSPR Scratch Pad Register

0x4020_0020 x BTISR Infrared Selection register (read/write)

0x4020_0000 1 BTDLL Divisor Latch Low register (read/write)

0x4020_0004 1 BTDLH Divisor Latch High register (read/write)

테이블 3-19 ST_UART Register Summary

Address DLAB Bit


0x4070_0000 0 STRBR Receive Buffer register (read only)

0x4070_0000 0 STTHR Transmit Holding register (write only)

0x4070_0004 0 STIER IER (read/write)

0x4070_0008 x STIIR Interrupt ID register (read only)

0x4070_0008 x STFCR FCR (write only)

0x4070_000C x STLCR LCR (read/write)

0x4070_0010 x STMCR MCR (read/write)

0x4070_0014 x STLSR LSR (read only)

0x4070_0018 x STMSR MSR (read only)

0x4070_001C x STSPR Scratch Pad Register

0x4070_0020 x STISR Infrared Selection register (read/write)

0x4070_0000 1 STDLL Divisor Latch Low register (read/write)

0x4070_0004 1 STDLH Divisor Latch High register (read/write)

Programming Guide


3.12. MMC Interface

PXA255 프로세서의 MultiMediaCard (MMC) 콘트롤러는 프로세서와 MMC 메모리카드를

읽는데 필요한 소프트웨어 중간에서 동작한다. ( 동작에 관한 상세한 내용은 “ 2.1.17

MultiMedia / Secure Digital Memory Card “ 에서 언급한바 있습니다.) PXA255 프로세

서 내부의 MMC Controller 레지스터의 상세한 내용에 대하여 Intel PXA255 Processor

Developer’s Manual Page 15-22 “15.5 MMC Controller Registers” 를 참조 하십시요.

테이블 3-20 MMC Controller Registers Summary Address Name Description

0x4110_0000 MMC_STRPCL Control to start and stop MMC clock

0x4110_0004 MMC_STAT MMC status register (read Only)

0x4110_0008 MMC_CLKRT MMC clock rate

0x4110_000C MMC_SPI SPI mode control bits

0x4110_0010 MMC_CMDAT Command/response/data sequence control

0x4110_0014 MMC_RESTO Expected response time out

0x4110_0018 MMC_RDTO Expacted data read time out

0x4110_001C MMC_BLKLEN Block length of data transaction

0x4110_0020 MMC_NOB Number of blocks, for block mode

0x4110_0024 MMC_PRTBUF Partial MMC_TXFIFO FIFO written

0x4110_0028 MMC_I_MASK Interrupt Mask

0x4110_002C MMC_I_REG Interrupt Register (read only)

0x4110_0030 MMC_CMD Index of current command

0x4110_0034 MMC_ARGH MSW part of the current command argument

0x4110_0038 MMC_ARGL LSW part of the current command argument

0x4110_003C MMC_RES Response FIFO (read only)

0x4110_0040 MMC_RXFIFO Receive FIFO (read only)

0x4110_0044 MMC_TXFIFO Transmit FIFO (write only)

Programming Guide


3.13. Ethernet Controller Interface

HBE-EMPOS Ⅱ 베이스 보드에 있는 Ethernet Controller LAN91C111 의 베이스 어드레

스는 “3.1 Memory Map and Chip Selects “ 를 참조 하십시요.

Controller 의 인터페이스에 관한 설명은 “2.1.18 Ethernet Controller LAN91C111” 또는

SMSC 사의 데이타 쉬트를 참조 하십시요.

아래의 테이블은 LAN91C111 내부의 레지스터를 요약한 것 입니다.

테이블 3-21 LAN91C111 Register Mapping ( Sheet 1/2)

Offset Name Description

0 TCR Transmit Control Register

2 EPH STATUS EPH Status Register

4 RCR Receive Control Register

6 COUNTER Counter Register

8 MIR Memory Information Register

0A RPCR Receive/Phy Control Register

0C B

AN

K0

0E BANK

0 CONFIG Configuration Register

2 BASE Base Address Register

4 IA0-1

6 IA2-3

8 IA4-5

Individual Address Registers

0A GENERAL General Purpose Register

0C CONTROL Control Register

BAN

K1

0E BANK

Programming Guide


테이블 LAN91C111 Register Mapping ( Sheet 2/2)

Offset Name Description

0 MMU COMMAND MMU Command Register

2 PNR Packet Number Register

4 FIFO PORTS FIFO Ports Register

6 POINTER Pointer Register

8 DATA Data Register

0A DATA Data Register

0C INTERRUPT Interrupt Status Register

BAN

K2

0E BANK

0 MT0-1

2 MT2-3

4 MT4-5

6 MT6-7

Multicast Table Registers

8 MGNT Management Interface

0A REVISION Revision Register

0C ERCV Early RCV Register B

AN

K3

0E BANK

Schematic Diagrams


4. Schematic Diagrams

Date post:	31-Aug-2020
Category:	Documents
Upload:	others
View:	1 times
Download:	0 times

HBE-EMPOS Ⅱcfs2.tistory.com/upload_control/download.blog?fhandle=... · 2015. 1. 21. ·...

Documents