Cicor Management AG Gebenloostrasse 15 9552 Bronschhofen, Schweiz Phone +41 71 913 73 00 Fax +41 71 913 73 01 [email protected]Karl-Heinz Fritz Cicor Advanced Microelectronics & Substrates, Cicorel AG, Boudry, Switzerland Inhalt Kurzfassung 1 1 Einleitung 1 2 Grenzen von Standard- Produktionstechnologien 1 3 Zusammenfassung 3 cicor.com 1 Leiterplatten mit Ultra High Density Interconnect Kurzfassung Aufgrund der zunehmenden Miniaturisierung der unterschiedlichsten elektronischen Geräte und der immer höheren Integrationsdichte werden neue Ansätze bei der Leiterplattenherstel- lung benötigt. Elektronische Bauteile und Geräte werden auch weiterhin von Jahr zu Jahr zunehmend kleiner. Das Mooresche Gesetz sagt aus, dass sich die Anzahl der Bauteile pro integriertem Schaltkreis alle 24 Monate verdoppelt. Um diese Entwicklung optimal zu nutzen, werden dichter gepackte Leiterplatten benötigt. Diese Anforderung verbreitet sich zunehmend in vielen Geschäftssegmenten. Die Miniaturisierung wird in allen Dimensionen benötigt; dies betrifft nicht nur die Dichte der Schaltungsstrukturen in X-Y-Richtung, sondern auch die Dicke der Schaltungen. Die heute eingesetzten Technologien haben ihre Grenzen bereits erreicht oder werden diese in den nächsten Jahren erreichen. Es werden neue Herstellungsprozesse oder neue Kombinationen von Prozessen benötigt, um die Anforderungen zu erfüllen und dabei die Kosten unter Kontrolle zu halten. In diesem Dokument werden mögliche Ansätze zur Produktion solcher Schaltungsstrukturen mit extrem hoher Dichte diskutiert. 1 Einleitung Leiterplattenhersteller haben in der Vergangenheit verschiedene Technologien für die Produktion von gedruckten Schaltungen eingesetzt. Historisch gesehen wurden über viele Jahrzehnte das Panel-Plating- und das Pattern-Plating-Verfahren eingesetzt. Beide Methoden haben sowohl Vor- als auch Nachteile sowie klare Grenzen. Bei Schaltkreisen mit Leiterbreiten und -abständen von weniger als 35 Mikrometer müssen Abstriche gemacht werden, um akzeptable Ergebnisse und Ausbeuten zu erzielen. Der heutige Produktionsprozess unterstützt bei der Fertigung dieser dicht gepackten Leiterplatten typischerweise nicht die gesamten Möglichkeiten der modernen Leiterplattentechnologie, wie beispielsweise Via-Stacking, Vias in Pad-Strukturen oder integrierte Antennen. 2 Grenzen von Standard-Produktionstechnologien 2.1 Pattern-Plating Beim Standard-Pattern Plating-Prozess werden metallische Ätzresiste für den Schaltbildaufbau verwendet. Die Kupferbeschichtung erfolgt normalerweise in einem zweistufigen Prozess, wobei im ersten Schritt die leitfähige Schicht sowie optional eine Vorverkupferungsschicht auf die produzierte Leiterplatte aufgebracht werden. Nach dem fotolithografischen Schritt erfolgt die selektive Verkup- ferung, darauf folgt die Beschichtung mit dem metallischen Ätzresist (meist galvanisches Zinn) auf dem selektiv aufgebrachten Kupfer. Nachdem das Leiterbild durch alkalisches Ätzen hergestellt wurde, muss der metallische Ätzresist vom verbleibenden Kupfer gestrippt werden. Zwar wirken die dafür verwendeten Stripper selektiv und greifen Kupfer nur zu einem gewissen Grad an, aber dennoch findet eine merkliche Einwirkung auf das geätzte Muster statt. Je kleiner die abgebildeten Strukturen sind, desto mehr macht sich dieser Einfluss negativ bemerkbar. 2.2 Panel-Plating-/Tenting-Technologie Bei der Panel-Plating- oder Tenting-Technologie wird die Kupferbeschichtung in einem Schritt durchgeführt und die produzierten Leiterplatten werden mit dem gesamten benötigten Kupfer beschichtet. Im nächsten Arbeitsschritt wird das Schaltbild hergestellt. Nachteilig bei diesem Prozess sind Einschränkungen bei den kleinsten erreichbaren Leiter- und Abstandsbreiten sowie bei der maxi- mal möglichen Kupferdicke. Es gilt die Faustregel: Kleinster Abstand >/= (Cu-Dicke + Fotoresist-Dicke) x 1.3
Kurzfassung 11 Einleitung 12 Grenzen von Standard-
Produktionstechnologien 13 Zusammenfassung 3
cicor.com 1
Leiterplatten mit Ultra High Density Interconnect
KurzfassungAufgrund der zunehmenden Miniaturisierung der unterschiedlichsten elektronischen Geräte und der immer höheren Integrationsdichte werden neue Ansätze bei der Leiterplattenherstel-lung benötigt. Elektronische Bauteile und Geräte werden auch weiterhin von Jahr zu Jahr zunehmend kleiner. Das Mooresche Gesetz sagt aus, dass sich die Anzahl der Bauteile pro integriertem Schaltkreis alle 24 Monate verdoppelt. Um diese Entwicklung optimal zu nutzen, werden dichter gepackte Leiterplatten benötigt. Diese Anforderung verbreitet sich zunehmend in vielen Geschäftssegmenten. Die Miniaturisierung wird in allen Dimensionen benötigt; dies betrifft nicht nur die Dichte der Schaltungsstrukturen in X-Y-Richtung, sondern auch die Dicke der Schaltungen. Die heute eingesetzten Technologien haben ihre Grenzen bereits erreicht oder werden diese in den nächsten Jahren erreichen. Es werden neue Herstellungsprozesse oder neue Kombinationen von Prozessen benötigt, um die Anforderungen zu erfüllen und dabei die Kosten unter Kontrolle zu halten. In diesem Dokument werden mögliche Ansätze zur Produktion solcher Schaltungsstrukturen mit extrem hoher Dichte diskutiert.
1 EinleitungLeiterplattenhersteller haben in der Vergangenheit verschiedene Technologien für die Produktion von gedruckten Schaltungen eingesetzt. Historisch gesehen wurden über viele Jahrzehnte das Panel-Plating- und das Pattern-Plating-Verfahren eingesetzt. Beide Methoden haben sowohl Vor- als auch Nachteile sowie klare Grenzen. Bei Schaltkreisen mit Leiterbreiten und -abständen von weniger als 35 Mikrometer müssen Abstriche gemacht werden, um akzeptable Ergebnisse und Ausbeuten zu erzielen. Der heutige Produktionsprozess unterstützt bei der Fertigung dieser dicht gepackten Leiterplatten typischerweise nicht die gesamten Möglichkeiten der modernen Leiterplattentechnologie, wie beispielsweise Via-Stacking, Vias in Pad-Strukturen oder integrierte Antennen.
2 Grenzen von Standard-Produktionstechnologien
2.1 Pattern-PlatingBeim Standard-Pattern Plating-Prozess werden metallische Ätzresiste für den Schaltbildaufbau verwendet. Die Kupferbeschichtung erfolgt normalerweise in einem zweistufigen Prozess, wobei im ersten Schritt die leitfähige Schicht sowie optional eine Vorverkupferungsschicht auf die produzierte Leiterplatte aufgebracht werden. Nach dem fotolithografischen Schritt erfolgt die selektive Verkup-ferung, darauf folgt die Beschichtung mit dem metallischen Ätzresist (meist galvanisches Zinn) auf dem selektiv aufgebrachten Kupfer. Nachdem das Leiterbild durch alkalisches Ätzen hergestellt wurde, muss der metallische Ätzresist vom verbleibenden Kupfer gestrippt werden. Zwar wirken die dafür verwendeten Stripper selektiv und greifen Kupfer nur zu einem gewissen Grad an, aber dennoch findet eine merkliche Einwirkung auf das geätzte Muster statt. Je kleiner die abgebildeten Strukturen sind, desto mehr macht sich dieser Einfluss negativ bemerkbar.
2.2 Panel-Plating-/Tenting-TechnologieBei der Panel-Plating- oder Tenting-Technologie wird die Kupferbeschichtung in einem Schritt durchgeführt und die produzierten Leiterplatten werden mit dem gesamten benötigten Kupfer beschichtet. Im nächsten Arbeitsschritt wird das Schaltbild hergestellt. Nachteilig bei diesem Prozess sind Einschränkungen bei den kleinsten erreichbaren Leiter- und Abstandsbreiten sowie bei der maxi-mal möglichen Kupferdicke.
Es gilt die Faustregel:Kleinster Abstand >/= (Cu-Dicke + Fotoresist-Dicke) x 1.3
Kurzfassung 11 Einleitung 12 Grenzen von Standard-
Produktionstechnologien 13 Zusammenfassung 3
cicor.com 2
Dies bedeutet, dass eine Auflösung von 25 Mikrometer (1 mil) und entsprechende Abstände nur bei einer sehr niedrigen Kupferdicke von ca. 8 Mikrometer erreichbar sind, wenn Fotoresist mit 10 Mikrometer Dicke verwendet wird. Wenn beim gewählten Prozess flüssiger Fotoresist eingesetzt wird und die Schaltkreise Durchgangslöcher enthalten, muss eine Kombination aus Flüssig- und Trockenfilm-Fotoresist verwendet werden, da der flüssige Fotolack nur über begrenzte Tenting-Fähig-keiten verfügt.
Aufgrund der maximalen Gesamtkupferdicke von 8 Mikrometer können keine Verbindungen zwischen Schichten mit Stacked-Via-Technologie und keine Vias in Pad-Strukturen eingesetzt werden, wie sie dem aktuellen Stand der Technik entsprechen. Selbst bei der Verwendung von Basismaterialien mit ultradünnen Kupferkaschierungen ist die aufgebrachte galvanische Kupferschicht nicht ausreichend, um Blindlöcher ausreichend bzw. spezifikationskonform mit Kupfer zu füllen. Die niedrige Gesamt-kupferdicke kann auch die Leistung von frequenzempfindlichen Bestandteilen der Schaltkreise, wie beispielsweise Antennen, negativ beeinflussen.
2.3 DererweiterteEinsatzvonDünnfilmtechnologieDie Dünnfilmtechnologie wurde in den letzten Jahren zunehmend für Schaltkreise auf organischen Trägermaterialien, wie beispielsweise Folien und flüssigen Dielektrika, eingesetzt. Dünnfilmhersteller nutzen einen klassischen Semi-Additiv-Prozess, bei dem die Vakuumbeschichtung von Adhäsions-schichten sowie Metall-Startschichten, Fotolithografie, Elektrogalvanisierung und chemische sowie Trockenätzverfahren zum Einsatz kommen. Andere, in der Dünnfilmtechnologie genutzte Prozesse werden in diesem Dokument nicht besprochen, da sie keinen direkten Einfluss auf die Herstellung von Schaltkreisen mit ultrafeinen Leitern haben.
Strukturen mit Leiterbreiten und -abständen von weniger als 15 Mikrometer werden schon erfolgreich hergestellt und sind in kleinen bis mittleren Serien lieferbar. Der Nachteil dieser Technologie ist die geringe Grösse der produzierten Einheiten; diese beträgt im Allgemeinen maximal 36 Quadratzoll. Dies ist insbesondere für preissensible Schaltkreise ein Problem, da der Preis der Einzelkomponent-en deutlich höher ist als der für die Leiterplatten. Die Hochskalierung dieser Technologie ist technisch möglich; dafür müssen neue Prozesse eingeführt werden, welche die vorhandene Prozessumgebung ergänzen:
Grossflächige Vakuumbeschichten Ätzen von Adhäsionsschichten Handhabung flexibler Folien ohne Kupferkaschierung Verbesserte Reinraumumgebung
Für die Nachrüstung der Leiterplattenherstellung müssen erhebliche Investitionen getätigt werden,um sie für die Semi-Additiv-Technologie mit flexiblen Basismaterialien geeignet zu machen.
Ausser neuen Prozessen werden auch andere Materialien benötigt. Die heute verwendeten qualitativ hochwertigen Polyimid-Materialien sind nicht ohne Kupferkaschierung erhältlich; das Kupfer müsste vor Beginn der Semi-Additiv-Verarbeitung entfernt werden. Es müssen Fotolacke verwendet werden, die für die Semi-Additiv-Technologie geeignet sind.
Auch wenn die Schaltkreise auf Leiterplattenformaten gefertigt werden, wie sie in der Leiterplat-tenindustrie Standard sind, sind die Kosten höher, da die Gesamtprozesskosten höher sind. Aus technologischer Sicht stellt die Adhäsion der Metallschichten auf dem Basis-Substratmaterial eine der grössten Herausforderungen dar, da diese typischerweise unter der von Kupferfolien liegt.
2.4 DenciTec®
DenciTec® von Cicor ermöglicht uns die Produktion von Schaltkreisen mit extrem hoher Dichte ohne die Nachteile der oben beschriebenen Methoden. Eine einzigartige Kombination von Anlagen auf dem neuesten Stand der Technik und deren optimaler Einsatz, eröffnen neue Möglichkeiten bei der Leiter-plattenfertigung. Das Ergebnis dieser neuesten Entwicklungen sind hochzuverlässige Schaltkreise ohne jegliche Einschränkungen bei der Designfreiheit.
Ein weiterer Schlüsselfaktor sind die neuen Basismaterialien.
Mit DenciTec® entwickeln sich die Möglichkeiten der weiteren Miniaturisierung in eine Richtung, die grosse Vorteile für unsere Kunden mit sich bringt.
Kurzfassung 11 Einleitung 12 Grenzen von Standard-
Produktionstechnologien 13 Zusammenfassung 3
cicor.com 3
Zu diesen Möglichkeiten gehören:
Leiter- und Abstandsbreiten bis zu 25 Mikrometer Kupferdicken von 20 +/- 5 Mikron auf allen Lagen Laser-Via-Durchmesser von 35 Mikrometer Restringe mit von 30 Mikrometer auf den Innenlagen und 20 Mikrometer auf den Aussenlagen Kupfergefüllte Blind-Vias mit der Möglichkeit zum Via-Stacking und Vias in Pads Ultradünne Schaltkreise durch Einsatz eines 12.5-Mikrometer-Polyimid-Kernmaterials
(4-Schicht-Flex-Schaltkreise mit weniger als 120 Mikrometer Dicke) Höchste Zuverlässigkeit
2.5 Vergleich der Technologieoptionen
Option Technologie Aufbauschema Möglicher Zugewinn an Oberfläche
3 DenciTec® OL: 30% Line Width/Spacing 25 microns IL: 37% 150 micron BGA pad size (200 micron pitch)
(not utilizing the whole range of capabilities)
Cu thickness 20 microns
solderball
solderball
30% +
real estate on 4 layers
Tabelle: Anwendungsbeispiel Feinstleiterleiterplatte mit 200 µm BGA Pitch
Werden alle Designmöglichkeiten ausgeschöpft, ist eine weitere Miniaturisierung des Schaltbildes und daraus folgend ein zusätzlicher Zugewinn an Leiterplattenoberfläche möglich. Diese kann dazu genutzt werden, die Funktionalität zu erhöhen bzw. Designparameter, die im Grenzbereich der Fähigkeiten liegen zu vereinfachen. Im günstigsten Fall kann durchschnittlich bis zu 70% Fläche über alle Lagen eingespart werden.
Abb.1:Gestapelte Sacklöcher mit 40 µm Durchmesser und einer Padgrösse von 100 µm
Abb. 2: Innenlagenstrukturen mit 25 µm Leiterbahnbreite und –abstand bei einer Kupferdicke von 16 µm
Kurzfassung 11 Einleitung 12 Grenzen von Standard-
Produktionstechnologien 13 Zusammenfassung 3
cicor.com 4
Als zusätzlicher Vorteil kann der in Bild 3 beschriebene Querschnitt von leitenden Elementen angesehen werden. Durch die rechteckige Form ergeben sich Vorteile in der Signalintegrität, was einen klarer Vorteil im Vergleich mit den heute verwendeten Technologien darstellt.
Typische Leiterbahnquerschnitte
Panel Plating Leiterbahnaufbau DenciTec
Basismaterial
®
Abb. 3
3 ZusammenfassungBei vielen Anwendungen hat die Standard-Leiterplattentechnologie ihre Grenzen erreicht. Wie in diesem Dokument aufgezeigt wurde, müssen Zugeständnisse gemacht werden, wenn Schaltkreise mit sehr feinen Designs mit Standardherstellungsprozessen gefertigt werden. Insbesondere im mediz-inischen Bereich ist Zuverlässigkeit unverzichtbar. Zwar wäre die Semi-Additiv-Technologie, d. h. eine technologische Kombination aus Dünnfilmtechnologie und Leiterplattentechnologie, eine gangbare Lösung, aber deren Kosten sowie die hohen Investitionen sind ein Hindernis. Mit DenciTec® von Cicor ist eine Lösung verfügbar, die keinen negativen Einfluss auf die Zuverlässigkeit hat und Kunden eine äusserst flexible Lösung bietet. Der Produktausstoss und die Ausbeute liegen in einer Grössenord-nung, wie sie für Leiterplattenhersteller typisch sind.
