Date post: | 16-Sep-2018 |
Category: |
Documents |
Upload: | truongthuy |
View: | 227 times |
Download: | 0 times |
Architecture des Ordinateurs 115ED2004
Microprocesseur : Famille i86
64Go3.6Ghz64 bits0,13µm55MPentium IV2004
4Go25 à 100MHz32 bits1 µm1.2M4861989
64Go600MHz64 bits0.25µm9.5MPentium III1999
64Go450MHz64 bits0.25µm7.5MPentium II1997
4Go60 à 220MHz64 bits0.8µm3.1MPentium1993
4Go16 à 40 MHz32 bits1.5µm2755003861985
16Mo6 à 12MHz16 bits1.5µm134000802861981
1Mo8MHz16 bits3µm2900080861978
640octets108kHz4 bits10µm230040041971
AdressageHorlogeLargeur bus
Largeur pistes
TransistorsNomAnnée
Architecture des Ordinateurs 116ED2004
Microprocesseur : comparaisons
Ref. PC Expert Novembre 2003
Architecture des Ordinateurs 117ED2004
Microprocesseur : Famille i86
1970 9075 8580 95 2000 05
103
104
105
106
107
108
109
Transistors
4004
8080 8086
80286 80386
80486 Pentium
Pentium Pro
Pentium III, Merced
Loi de Moore « les performances d'un microprocesseur
doublent tous les 18 mois »
Architecture des Ordinateurs 118ED2004
Microprocesseur : Le Pentium
Fréquence de travail : 60Mhz à 3Ghz aujourd’hui Définition des traits : de 0.8µm à 0.13µm Nombre de transistors : de 1 millions à environ 50
millions Bus de données de 64 bits avec des registres
internes de 32 bits Alimentation : 5v à 1.5v
Les chiffres :
Architecture des Ordinateurs 119ED2004
Pentium : Comprendre l’évolution
1978 : le 8086 est cadencé par une horloge de 8Mhz. Un cycle machine s’effectue en 4 cycles d’horloge soit 500ns : DRAM et ROM de l’époque conviennent.
La vitesse des processeurs augmentant, la mémoire devient un goulet d’étranglement.
Solution :On incorpore dans le processeur : Un préchargeur d’instruction Une file d’anticipation
Architecture des Ordinateurs 120ED2004
Pentium : Préchargeur
La prochaine instruction à exécuter est probablement la suivante dans la mémoire.
Pendant qu’une instruction est traitée, le préchargeur récupère donc les suivantes dans la mémoire centrale et les place dans la file d’attente
Deux cas se présentent : L’instruction suivante dans la file d’attente est la bonneet le CPU est donc servi immédiatement Sinon, la file d’attente est vidée.
2*64 OctetsPentium
32 Octets80486
16 Octets80386
6 Octets80286
6 octets8086
Taille de la file d’anticipationProcesseur
Architecture des Ordinateurs 121ED2004
Pentium : Cache Mémoire Externe
La fréquence des bus atteignant 25MHz, les accès DRAM nécessitent un ou plusieurs temps d’attente
10x plus chère que la DRAM Plus encombrante Consomme plus Dissipe plus de chaleur
La réalisation de la mémoire centrale en SRAM n’est pas envisageable :
Solution : un cache externe entre CPU et DRAMSolution : un cache externe entre CPU et DRAM
Architecture des Ordinateurs 122ED2004
Pentium : Cache Mémoire Externe
Réduction du nombre d'accès à la mémoire centrale Accès mémoire sans temps d’attente entre processeur
et cache
AvantagesAvantages
CPUMémoire
CacheMémoireCentrale
Architecture des Ordinateurs 123ED2004
Pentium : Cache Mémoire Interne
Chaque requête au cache nécessite un accès bus (sans temps d’attente)
Le bus devient le goulet d’étranglement.
InconvénientsInconvénients
Solution : un cache interne au CPUSolution : un cache interne au CPU
Les temps d'accès internes sont plus courts Les bus externes sont libérés
Architecture des Ordinateurs 124ED2004
Pentium : Cache Mémoire Interne
Jusqu’au 486, le cache interne est commun aux données et aux instructions d’où compétition pour l’occupation du cache
Solution : deux caches internesSolution : deux caches internes
Le Pentium utilise des caches de données et d’instructions séparés.
Architecture des Ordinateurs 125ED2004
Pentium : Pipeline
L’unité d’exécution : traitement des fonctions arithmétiques et logiques
L’unité d’interface bus : stockage par anticipation de 6 octets d’instructions dans une file d’attente
Depuis le 8086, la structure interne des processeurs est Depuis le 8086, la structure interne des processeurs est constituée de deux parties principales :constituée de deux parties principales :
Le traitement des instructions s’effectue par une structure « pipeline » qui permet le traitement de plusieurs instructions à la fois
Accélération du traitement des instructionsAccélération du traitement des instructions
Architecture des Ordinateurs 126ED2004
Pentium : Pipeline
Il s’agit de découper l’instruction en micro-opérations de durées fixes : chargement, décodage, exécution, rangement
Chaque micro-opération est traitée séparément
Fonctionnement d’un pipelineFonctionnement d’un pipeline
Chargement de l’instruction : prefetch Décodage de l’instruction : decode Génération des adresses : adresse generate Exécution : execute Réécriture différée du résultat : result write back
Cas du Pentium :Cas du Pentium :
Architecture des Ordinateurs 127ED2004
Pentium : Pipeline
Le pipeline parvient à traiter jusqu’à 5 instruction à la foisPerformancesPerformances
En cas de branchement Instruction qui attend le résultat d’une autre
InconvénientsInconvénients
Chargement Décodage Adressage Exécution
Chargement Décodage Adressage Rangement
Chargement Décodage Exécution Rangement
Chargement Adressage Exécution Rangement
Rangement
Exécution
Adressage
Décodage
Chargement Décodage Adressage Exécution Rangement
Pourquoi ne pas augmenter le nombre de pipelines et donc d’unité de traitement : c’est l’architecture superscalaire
Architecture des Ordinateurs 128ED2004
Pentium : Structure interne
Architecture interne du 8086
• Les registres sont de 16 bits
• Certains sont accessibles en 8 et
16 bits
Architecture des Ordinateurs 129ED2004
Pentium : Structure interne
Branchementprédictif
Unité virgule
flottante
Cache instruction
8ko
Cache données
8ko
Buffers de prérecherche
Jeu de registres
UAL entiers
UAL entiers
Busexterne
64 bits
256 bits
Architecture interne du
Pentium