Nouvel ASIC SiGeBSD 12 Decembre 2007
NouvelNouvelNouvelNouvelASICASICASICASICSiGeSiGeSiGeSiGe
Damien PRÊLE [email protected]
APC Team : E. Bréelle, M. Piat, F. VoisinLISIF Col. : G. Sou, G. Klisnick, M. Redon
[email protected] Nouvel ASIC SiGeBSD 12 Decembre 2007
2
Introduction
B-mode• Need drastically increase the nb of TES
Large TES Arrays• Cryogenic low noise multiplexing
→ SQUID + SiGe ASICgood noise performanceswiring drastically reduced
[email protected] Nouvel ASIC SiGeBSD 12 Decembre 2007
3
TDM with SQUID and SiGe
amplifier
First ASIC SiGe (2*4)• Switching SQUID biasing• SQUID LinearisationV(Φ) FLL (Flux Lock Loop)
• Column multiplexing• Digital addressingwith only one wire
[email protected] Nouvel ASIC SiGeBSD 12 Decembre 2007
4
BiCMOS SiGe technology At 4 K
AustriaMicroSystemes standard technology
Prototyping by CMP
[email protected] Nouvel ASIC SiGeBSD 12 Decembre 2007
5
1st SiGe ASIC performances at 4 K
Voltage Gain : 200
Input White Noise : 0.2 nV/√Hz
2.5 kHz
200 & 500 Hz
100 E-12
1 E-9
10 E-9
1 E+3 1 E+4 1 E+5 1 E+6Fréquence [Hz]
Bru
it ra
men
é en
ent
rée
[V/√H
z]
en = 0,2 nV/√Hz à 4,2 K
en = 1,38 nV/√Hz à 300 K
Modélisation de la seule contribution des résistances de charges en polysilicium hautement résistif
[email protected] Nouvel ASIC SiGeBSD 12 Decembre 2007
6
1st SiGe ASIC performances at 4 K (2)
Digital part operation
at 4 K for addressing 2*4 pixel
demonstrator
20 kHz
[email protected] Nouvel ASIC SiGeBSD 12 Decembre 2007
7
1st ASIC SiGe performances at 4 K (3)
SQUID + SiGe ASIC
Measured input noise equivalent to the thermal noise of a1Ω TES at 300mK(4 pA/√Hz)
20 kHz Φin > 2×Φo
Cryogenic
« Canne »
Open Loop
FLL
[email protected] Nouvel ASIC SiGeBSD 12 Decembre 2007
8
Motivation 1ère pour un ASIC V2
100 µm Bruit en 1/fV1
V2
12 Décembre 2007 [email protected] 1
Fabrice [email protected]
Concepteurs:
- APC : D. Prêle, F. Voisin
- Col. LISIF : G. Sou
12 Décembre 2007 [email protected] 2
• Améliorer les performances en bruit (bruit en 1/f) de
l’amplificateur par l’emploi de résistances de charge en Rpoly2
• Développer une structure totalement différentielle et intégrer les
sources de polarisations (sources de courant et références de
tension) pour une plus grande immunité au bruit
• Intégrer un second amplificateur différentiel pour disposer d’un
gain suffisant afin de réaliser une FLL à froid
• Mettre en oeuvre les circuits nécessaires pour le multiplexage
et la lecture d’une matrice de 3x8 SQUID
12 Décembre 2007 [email protected] 3
L’ASIC B2B a été soumis au CMP (Circuits Multi-Projets) le vendredi 23 Novembre 2007:• Run : A35S7_4 (Technologie austriamicrosystems0.35µm SiGe S35D4M5)• Livraison de 25 circuits (Février/Mars 2008):
- 15 puces nues- 5 puces encapsulées en boîtier CQFP80- 5 puces encapsulées en boîtier CQFP144
12 Décembre 2007 [email protected] 4
• Dimensions de la puce:(4607µm +240µm) x (1766µm+240µm) = 9.72 mm²
12 Décembre 2007 [email protected] 5
• Amplificateur différentiel à 3 entrées multiplexées (AMPLIMUX)
+ source de courant programmable (IAGen)
+ générateur de mode commun ajustable (VCMGen)• Amplificateur différentiel (AMPLIDIFF)
• Amplificateur opérationnel à entrées MOS (AMPLIBiCMOS)
+ 2 réseaux de résistances pour sa contre-réaction (AMPLIBiCMOS_Rnetwork)• Miroirs de courant commutables pour le multiplexage en ligne de matrices de
SQUID (ISQMUX)
+ source de courant programmable (ISQGen)• Circuit numérique générant les signaux d’adressage nécessaires au multiplexage
d’une matrice de 3x8 SQUID (Num3par8)
• Circuit de multiplexage pour la mesure quatre points de 8 thermomètres (THERMUX)
• Composant de test: transistor JFET (JFET)
12 Décembre 2007 [email protected] 6
• Gain: AVD= 58 (35dB)@300K 117 (41dB)@4.2K
• Bande passante: BW@-3dB≈5MHz@300K
• Bruit: en=0.7nV/√Hz, fC≈ 20Hz• Consommation: I=2mA, Vdd=5V P=14mW
12 Décembre 2007 [email protected] 7
• Source de courant intégrée ajustable sur 3 bits
(IA ajustable par pas de 250µA)
• IAM = 200µA• Consommation: Vdd=5V, P=4mW
12 Décembre 2007 [email protected] 8
• Pont diviseur de tension programmable sur 3 bits
(réglage de la tension VCM par pas de 250µV)• Consommation: Vdd=5V, P=1,25mW
12 Décembre 2007 [email protected] 9
• Gain: AVD= 58 (35dB)@300K 117 (41dB)@4.2K
• Bande passante: BW@-3dB≈10MHz@300K
• Bruit: en=0.98nV/√Hz, fC≈ 40Hz• Consommation: I=1mA, Vdd=5V P=7mW
12 Décembre 2007 [email protected] 10
• Source de courant intégrée ajustable sur 5 bits
• ISQM = 200µA• Consommation: Vdd=5V, P=4mW
12 Décembre 2007 [email protected] 11
12 Décembre 2007 [email protected] 12
12 Décembre 2007 [email protected] 13
12 Décembre 2007 [email protected] 14
12 Décembre 2007 [email protected] 15
12 Décembre 2007 [email protected] 16
• Dans cette configuration, sont connectés les circuits AMPLIMUX, AMPLIDIFF, IAGen, VCMGen, AMPLIBiCMOS, AMPLIBiCMOS_Rnetwork, ISQGen, ISQMUX et Num3par8 (94 plots)
• Les circuits THERMUX et JFET ne sont pas connectés
12 Décembre 2007 [email protected] 17
• Dans cette configuration seuls les circuits THERMUX et JFET sont connectés (45 plots)
