OSCARTech®試行評価サービス
推奨する並列化アプローチハードウェアのマルチコア化が着実に進む現在、ソフトウェアを効率よく動作させるためには、プログラムの並列化が必要です。これには次の2つの作業が必要です。
1.並列に実行できる部分を見つけ出す2.並列に実行できる部分を並列に動作するように書き換える
この2つに対し、OSCARTechコンパイラはソリューションをご提供しますが、達成できる並列性能はプログラムの実装方法によって異なります。そのため、本格的な作業を展開し始める前に、試行評価サービスの実施をお勧めしています。並列化の試行により、
1.並列性抽出が可能なデータ構造とプログラム構造となっているか2.並列実行時にどの程度の性能アップが期待できるか3.実際に並列動作させることで達成できた性能アップはどの程度か
の３つを知ることができ、OSCARTechコンパイラの本格導入の判断材料となります。
試行評価サービスの実施手順３つのステップにて試行評価サービスを実施します。
1. 事前ステップ ：対象Cプログラムを目視調査し、並列性抽出が可能か否かを判断します2. 静的解析ステップ：OSCARTechコンパイラを用いて並列性を抽出します3. 動的解析ステップ：実際に並列動作させて効果を確認します
静的解析ステップの実施内容OSCARTechコンパイラを用いて対象Cプログラムの並列性を抽出します（並列性抽出のためにソースコードを書き換えることがあります）。主に4つの並列性抽出に関する情報が得られます。
【納品物】・並列性抽出 評価結果報告書・評価に使用した逐次用C言語プログラム・Parallelizable C 規約の適合性結果
備考: 試行評価のため、並列化ソースコードは納品することは出来ません
コンパイラ内部で算出した実行コストを基にした並列性能の期待値を知ることができます
① 並列度制御依存関係とデータ依存関係を表し、プログラム全体に内在する並列性を容易に確認できます
② マクロタスクグラフ
③ タイミングチャートコンパイラ内部で各コアへのマクロタスクの割当て（スケジューリング）結果を視覚的に確認できます
④ Parallelizable C 規約との適合性並列化の阻害要因の有無をプログラム実装の観点から確認できます
事前ステップの実施内容弊社技術者が対象C言語となるプラグラムを目視にて数時間で調査し、現状のソースコードを大きく変更することなく、静的解析ステップに進めるか否かを判断します。
動的解析ステップの実施内容並列化ソースコードから並列実行可能なモジュールを作成し、実機上で実行します。実行コア数毎の実行時間を取得し、性能向上率等を算出します（メモリアクセスの最適化等を実施します）。
【納品物】・並列実行 評価結果報告書・評価に使用した逐次用C言語プログラム
備考: 試行評価のため、並列化ソースコードは納品することは出来ません
標準的なスケジュール秘密保持契約締結 → 事前ステップ → ご注文→ 静的解析ステップ → 動的解析ステップ の順で実施
プログラム規模が1万行の場合 実行がIntel®サーバーの場合
問合せ先OSCARTech試行評価サービスをご検討のお客様は、下記連絡先までお問合せ下さい。
Mail：[email protected] TEL：03-5286-2160 担当：柳谷一郎
価格・価格は「基本料金＋プログラム規模に応じた料金」で設定します。・標準的な並列評価（プログラム規模：1万行、Intel ®サーバー上での並列動作の場合）では、
静的解析ステップ：150万円（税抜き）動的解析ステップ：150万円（税抜き）
報告書に記載される主な内容
ご準備頂くもの・C言語プログラム、入力データ（動的解析ステップ時）
ご準備頂くC言語プログラムの規模としては1万行程度を推奨しています。弊社で準備できない実機上での測定を希望される場合は、実行環境のご準備をお願いしています。
① 実行時間（逐次・並列） ② 性能向上率（実行時間短縮率）
動的解析ステップ
１．プロファイル取得結果２．時間測定の対象区間と測定結果３．並列性能測定（ベース）４．高速実行を阻害する要因の解析と除去５．並列性能測定（高速化阻害要因除去後）６．分析と更なる高速実行に向けて
静的解析ステップ（8週間）作業項目 1週 2週 3週 4週 5週 6週 7週 8週(1)逐次コード分析
1a)Parallelizable Cの適合評価
1b)適・不適の分析と修正方法検討
(2)並列性の抽出（静的解析）
2a)不適箇所の修正
2b)並列効果の評価（基礎評価）
2c)並列効果の評価（より高度な評価）
2d)報告書作成
報告会 ●
動的解析ステップ（6週間）作業項目 1週 2週 3週 4週 5週 6週(3)並列実行準備
3a)プロファイル情報取得
3b)時間測定区間決定/計測
(4)並列性能評価と改善（動的解析）
4a）並列性能評価
4b）高速性を引き出すソース修正
4c）並列性能改善
4d）報告書作成
報告会 ●
静的解析ステップ
１．プログラミング規約「Parallelizable C」との適合性２．対象アプリケーションのベースソースでの並列性 並列度、マクロタスクグラフ、タイミングチャート３．並列化阻害要因の解析４．並列化阻害要因の除去５．阻害要因除去後のソースでの並列性６．分析と更なる並列性抽出に向けて
検索オスカーテクノロジー
2017/8
