PIC18F4550r

7/23/2019 PIC18F4550r

http://slidepdf.com/reader/full/pic18f4550r 1/17

7/23/2019 PIC18F4550r


CARACTERISTICAS CPU

Arquitectura Harvard.

Pipeline (segmentación).

77 instrucciones de 16 bits de longitud. Ejecutables en un solo ciclo de reloj. a instrucciones de salto se ejecutan en ! ciclos de reloj. a instrucciones de salto condicional se ejecutan en "ciclos de reloj.

7/23/2019 PIC18F4550r


PIPELINE

7/23/2019 PIC18F4550r


DIAGRAMA A BLOQUES

7/23/2019 PIC18F4550r


CARACTERISTICAS Memoria de Programa

#las$ "!%b&tes' es decir 16" instrucciones de 16 *its de

longitud.

as instrucciones son mapeadas en las direcciones pares'

es decir que su +*,-.

ontador de Programa de !1 *its de longitud' que lee una

/0P (no operation) al rebasar los "!%b mapeados.

Pila tipo #0 de "1 niveles.

7/23/2019 PIC18F4550r


MEMORIA DE PROGRAMA

7/23/2019 PIC18F4550r


CARACTERISTICAS Memoria de Datos

2A3 est4tica de !-b&tes.

5ireccionada mediante 1!*its.

5ireccionada en los modos n$erente' iteral' 5irecto' ndirecto e

ndeado de 0+et iteral en modo de instrucciones etendido.

5ividida en 16 bancos de !86 b&tes cada uno' de los cuales solo se

utili9an bancos.

+e divide en 2egistros de #unciones Especiales (+#2) & de Propósito

:eneral (:P2).

uenta con un *anco de Acceso (para ocupar un solo ciclo). El #+2 *+2 sirve para seleccionar el banco a utili9ar.

os bancos del al 7 est4n mapeados en la sección que comparten el

P; & el ;+*.

EEP203 de !86b&tes que es accedida igual que un peri<rico' es decir

por algunos +#2.

7/23/2019 PIC18F4550r


MEMORIA DE DATOS (RAM)

7/23/2019 PIC18F4550r


USB

ompatible con =!.-

+ (1.83b>s) & #+ (1!3b>s)

?ranserencias tipo control' isocrona' nterrupción & *ul@.

"! endpoints (16 si es bidireccional)

1%b 5ual Access 2A3

?ransceiver & regulador de voltaje de "."= en aplicaciones de

8.8=olts. nterace para transceiver eterno.

Puerto Paralelo +treaming para transerencia de grandes

volmenes de datos a un buer eterno. solo en dispositivos de

-> pines.

CARACTERÍSTICAS

7/23/2019 PIC18F4550r


Modos de manejo de energía 2;/B P; & Peri<ricos encendidos.

5E (inactivo)BP; apagado & peri<ricos encendidos.

+EEPB P; & peri<ricos apagados.

Manejo de diversos tipos de oscilador

modos de oscilador de cristal' incluido HPP (Hig$CPrecision

P$aseCoc@ed oop).

5os modos de reloj eterno ($asta 3H9).

0scilador interno con recuencias dierentes ("1%H9 D 3H).

Posibilidad de utili9ar a dierentes velocidades el ;+* & el P;

#ailCsae cloc@ monitor. 5esconecta de orma segura si se para el reloj.

0sscilador secundario utili9ando el ?3E21 a "!%H9

CARACTERÍSTICAS

7/23/2019 PIC18F4550r


Periféricos

"8 lFneas de >0 conigurables de orma independiente.

inco Puertos P;E2?0 A.

bits de longitud' bidireccionales ' niveles de entrada ?? & drivers 30+ a la salida.

3ultipleado con ?imer-' A5' transceiver eterno & omparados an4logo.

P;E2?0 *

bits de longitud bidireccionales' cada uno contiene un resistor P; ;P conigurado mediante un bit.

3ultipleado con bits de interrupciones' ! con transceiver eterno & 1 con +PP.

P;E2?0

7 bits de longitud bidireccionales con entradas +c$mitt ?iggers' ecepto 2 & 28.

3ultipleado con módulos de comunicación serial como E;+A2?' 3++P & ;+*' adem4s de timers'

P;E2?0 5

bits de longitud bidireccionales' todas las entradas tienen +c$mitt ?iggers & resistores P; ;Pconigurables por un bit de control.' estas se desconectan autom4ticamente.

3ultipleado con el EP & con el +PP de bits' si esta uncionalidad se activa las entradas se

convierten en ??.

P;E2?0 E

bits de anc$o bidireccionales ecepto 2E"'con entradas +c$mitt ?iggers.

3ultipleado con el A5' +PP & 32 del dispositivo.

CARACTERÍSTICAS

7/23/2019 PIC18F4550r


Periféricos orriente de !8mA en puertos.

timers (?imer- to ?imer"). ?imer -

+eleccionable por sotGare modos de & 16 bits

2egistros de lectura & escritura.

Prescaler de bits conigurable por sotGare.

2eloj interno o eterno' con selección de lanco para el eterno nterrupción programable por desbordamiento.

?imer 1 & "

+eleccionable como timer o contador por sotGare


2eloj interno seleccionable' til para conigurar ?imer- a "!%H9 para dar esa recuencia al P; .

nterrupción programable por desbordamiento.

?imer ! ?imer de bits & registro de periodo ?32 & P2! respectivamente.


Preescaler (1B1' 1B' 1B16) & postcaler (1B1 a 1B16) programables por sotGare.

2eloj interno o eterno' con selección de lanco para el eterno

nterrupción en igualdad de ?32! a P2!

;so opcional como s$it cloc@ para el 3++P

programable por desbordamiento.

CARACTERÍSTICAS

7/23/2019 PIC18F4550r


Periféricos 5os módulos P (captura>comparación>modulación por anc$o de pulso) uno de ellos

mejorado para el P3. aptura & comparación de $asta 16 bits.

P3 con resolución de 1 a 1- bits.

3ódulo ;+A2? mejorado +oporta *;+ / (utili9ado en automoción).

3ódulo 3aster +&nc$ronous +erial Port (ntera9 serial de comunicación) nterace Peri<rica +erial (+P).

nterCircuito ntegrado (!2).

onvertidor AnalógicoC5igital (A5) con tiempo de adquisición programable. 1- bits de resolución.

1" canales de entrada.

Puede ser conigurado para generar interrupciones.

Puede trabajar en modo +EEP generando un a@e ;p cuando termina la conversión.

onversion de seIales de recuencias menores de 78%H9.

5os comparadores an4logos conigurables de diversas ormas. on capacidad de producir interrupciones cuando ocurre alguna variación & uncionar en modo +EEP

generando un a@e ;p cuando se a iniciali9ado previamente.

3ódulo de 2eerencia para omparar =oltajes.

3ódulo de detección de Alto>*ajo =oltaje.

CARACTERÍSTICAS

7/23/2019 PIC18F4550r


Funciones especiales 1--'--- ciclos de escritura>borrado en la 3emoria de Programa.

1'---'--- ciclos de escritura>borrado en la EEP203 de datos.

2etención de datos J- aIos.

Autoprogramable por sotGare a trav<s del modulo serial o el ;+*.

3ltiples uentes de nterrupción con posibilidad de utili9ar dos niveles de prioridad (baja &

alta). ?odas tienen tres bit de control

*it de bandera que indica que una /? $a ocurrido.

*it de encendido para saltar al vector interrupción (---$) cuando el *it de bandera enciende.

*it de selección de prioridad. (a /? de prioridad alta puede interrumpir una de prioridad baja)

3ultiplicador por $ardGare. a operación se ejecuta en un solo ciclo.

atc$dog ?imer etendido. Periodo programable desde 1m+ $asta 1"1+.

Protección de ódigo Programable.

#uente de 8= en programación serial nCircuit vFa dos pines. (+P)

5ebug (depuración) nCircuit vFa dos pines. (5)

Puerto dedicado a 5>+P (sólo para empaque ?K#P de pines).

2ango de 0peración de != D 8.8=.

CARACTERÍSTICAS

7/23/2019 PIC18F4550r


CARACTERÍSTICAS

7/23/2019 PIC18F4550r


CARACTERÍSTICAS

7/23/2019 PIC18F4550r


ENCAPSULADO DIP

Date post:	18-Feb-2018
Category:	Documents
Upload:	jesus-gomez
View:	222 times
Download:	0 times

PIC18F4550r

Documents