SISTEM DIGITAL

Faizal Arya Samman

Faizal Arya SammanUniversitas Hasanuddin

Sistem Digital

Lembaga Sains, Teknologi dan Seni(IESTA – Institute of Sciences, Technologies and Arts)

Sistem Digital

Penulis:Faizal Arya Samman.

ISBN: 978-602-72676-5-7

Desain Kover:TRENSILICA

Penerbit:Lembaga Sains, Teknologi dan Seni(IESTA – Institute of Sciences, Technologies and Arts)

Alamat Penerbit:Jl. KH. Wahid Hasyim No. 246Sungguminasa 92111Kec. Somba Opu, Kab. Gowa, Prov. Sulawesi Selatane-mail: iesta.ipteks@gmail.com

Distributor Utama:PT. Minasa Elektro-Sains TeknologiJl. KH. Wahid Hasyim No. 246Sungguminasa 92111Kec. Somba Opu, Kab. Gowa, Prov. Sulawesi Selatane-mail: minasa.firma@gmail.com

Cetakan Pertama: November 2015

Hak Cipta © 2015 pada Faizal Arya Samman

Hak Cipta dilindungi oleh Undang-undang.Dilarang memperbanyak atau memindahkan sebagian atau seluruh isi buku ini dalam bentukapapun, baik secara elektronis maupun mekanis, termasuk memfotocopy, merekam atau dengansistem penyimpanan lainnya, tanpa izin tertulis dari penerbit.

Buku Teks ini dicetak di Makassar, Indonesia.Tebal isi halaman utama: 301 hlm.

ii

Buku ini selayaknya dikutip dengan petikan sebagai berikut:

Faizal Arya Samman. “Sistem Digital”, Buku Teks, Lembaga Sains, Teknologi danSeni (IESTA – Institute of Sciences, Technologies and Arts), 2015.

ISBN: 978-602-72676-5-7

iii

iv

KATA PENGANTAR

Buku Teks ini dibuat sebagai bahan bacaan bagi staf pengajar dan peneliti,kalangan industri, pemerhati bidang teknik digital, mahasiswa, bahkan gurudan siswa sekolah kejuruan, yang ingin mempelajari dasar-dasar pemahamanmengenai sistem digital atau rangkaian logika. Buku Teks ini merupakanrangkuman dari bahan-bahan kuliah yang telah diajarkan sejak Semester IITahun Ajaran 2012–2013 sampai sekarang, dalam matakuliah Sistem Digitalpada Program Studi Teknik Informatika, dan matakuliah Rangkaian Logika,Sistem Digital dan Perancangan Sistem Digital pada Program Studi TeknikElektro, Fakultas Teknik, Universitas Hasanuddin. Pada prinsipnya BukuTeks ini dapat pula digunakan sebagai buku ajar dalam matakuliah yangterkait dengan tema sistem digital atau rangkaian logika, seperti AritmatikaKomputer dan Arsitektur Komputer Digital.

Rangkaian digital dapat ditemukan dalam peralatan-peralatan elektronikamodern dewasa ini, termasuk pada peralatan industri, alat-alat tranportasimodern, alat-alat rumah tangga, perangkat komputer desktop maupun gadgetdan laptop yang telah menjadi barang yang sangat penting. Dengan kata lain,sistem digital telah ditemukan di hampir setiap sisi kehidupan manusia. Olehkarena itu, penulis membuat Buku Teks ini, agar pembaca yang bercita-citamenjadi perancang alat-alat digital modern akan mendapatkan pemahamandasar atau landasan yang kuat mengenai sistem digital secara analitik dansistemik.

Rangkaian digital dapat dibagi ke dalam dua jenis rangkaian, yaitu rangka-ian kombinatorial dan rangkaian sekuensial. Pembahasan dalam Buku Teks inidiawali dengan pemamaparan tentang sejarah singkat komputer digital danpotensi aplikasi sistem digital dalam industri (Bab 1), sebelum akhirnya ma-suk pada pembahasan materi-materi mendasar terkait yaitu: pembahasan ten-tang gerbang logika dasar (Bab 2), aljabar bool (Bab 3), rancangan logikakombinatorial (Bab 5) dengan menggunakan Kaidah-kaidah minterm, max-

v

term atau dengan menggunakan metode Karnaugh. Topik-topik mendasar diatas merupakan landasan utama bagi pembaca, sebelum pembahasan dilan-jutkan pada topik-topik lanjut, misalnya adalah rancangan salah satu kompo-nen penting dalam sebuah mikroprosesor, yaitu unit arithmatika (Bab 6).

Pembahasan mengenai rangkaian sekuensial diawali dengan pembahasanmengenai rangkaian latch dan flipflop (Bab 7), sebagai komponen pentingdalam sebuah rangkaian digital sekuensial. Aplikasi mendasar flipflop padaregister-register geser (Bab 8) dan pencacah (counter) digital (Bab 9) akandibahas mendahului tema perancangan mesin sekuensial. Dasar-dasar peran-cangan mesin-mesin sekuensial, dengan menggunakan dua jenis flipflop seba-gai komponen pengingatnya, yaitu flipflop-D dan flipflop-JK, dibahas padaBab 10 dalam Buku Teks ini. Akhirnya Buku Teks ini ditutup oleh Bab 11berisi rangkuman singkat mengenai isi materi dalam buku ini, serta mema-parkan diagram ketergantungan dan keterkaitan antara materi pembelajaranyang telah dibahas.

Penulis berharap bahwa Buku Teks ini dapat memberikan manfaat kepadapara pembaca, terutama agar mereka dapat belajar mandiri dan termotivasiuntuk menggeluti bidang ilmu sistem digital lebih dalam.

Gowa/Makassar, 1 November 2015

Penulis,

Faizal Arya Samman

vi

DAFTAR ISI

Kata Pengantar iv

Daftar Tabel xv

Daftar Gambar xx

Tanda Bantu Pembelajaran xxi

1 Sistem Digital dalam Dunia Industri 11.1 Kompetensi . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11.2 Deskripsi Materi Pembelajaran . . . . . . . . . . . . . . . . . . 21.3 Sasaran Pembelajaran . . . . . . . . . . . . . . . . . . . . . . . 21.4 Metode & Strategi Pembelajaran . . . . . . . . . . . . . . . . . 21.5 Indikator Penilaian Hasil Belajar . . . . . . . . . . . . . . . . . 31.6 Pendahuluan . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31.7 Definisi Sistem Digital . . . . . . . . . . . . . . . . . . . . . . . 31.8 Sistem Digital dalam dunia Komputer . . . . . . . . . . . . . . 51.9 Sistem Digital dalam Industri . . . . . . . . . . . . . . . . . . . 111.10 Contoh-contoh Soal dan Penyelesaiannya . . . . . . . . . . . . . 121.11 Soal-soal Latihan . . . . . . . . . . . . . . . . . . . . . . . . . . 131.12 Pedoman Penilaian Hasil Belajar . . . . . . . . . . . . . . . . . 141.13 Rangkuman . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14Daftar Pustaka . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15

2 Gerbang-gerbang Logika 172.1 Kompetensi . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 182.2 Deskripsi Materi Pembelajaran . . . . . . . . . . . . . . . . . . 182.3 Sasaran Pembelajaran . . . . . . . . . . . . . . . . . . . . . . . 182.4 Metode & Strategi Pembelajaran . . . . . . . . . . . . . . . . . 18

vii

DAFTAR ISI

2.5 Indikator Penilaian Hasil Belajar . . . . . . . . . . . . . . . . . 192.6 Pendahuluan . . . . . . . . . . . . . . . . . . . . . . . . . . . . 192.7 Gerbang-gerbang Logika Dasar . . . . . . . . . . . . . . . . . . 19

2.7.1 Gerbang Logika NOT . . . . . . . . . . . . . . . . . . . 202.7.2 Gerbang Logika AND . . . . . . . . . . . . . . . . . . . 202.7.3 Gerbang Logika OR . . . . . . . . . . . . . . . . . . . . 212.7.4 Gerbang Logika NAND . . . . . . . . . . . . . . . . . . . 212.7.5 Gerbang Logika NOR . . . . . . . . . . . . . . . . . . . 212.7.6 Gerbang Logika XOR . . . . . . . . . . . . . . . . . . . 21

2.8 Analisis Rangkaian Logika . . . . . . . . . . . . . . . . . . . . . 232.8.1 Tabel Kebenaran . . . . . . . . . . . . . . . . . . . . . . 232.8.2 Diagram Pewaktu . . . . . . . . . . . . . . . . . . . . . . 27

2.9 Contoh-contoh Soal dan Penyelesaiannya . . . . . . . . . . . . . 312.10 Soal-soal Latihan . . . . . . . . . . . . . . . . . . . . . . . . . . 392.11 Pedoman Penilaian Hasil Belajar . . . . . . . . . . . . . . . . . 412.12 Rangkuman . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44Daftar Pustaka . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46

3 Aljabar Bool 473.1 Kompetensi . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 473.2 Deskripsi Materi Pembelajaran . . . . . . . . . . . . . . . . . . 483.3 Sasaran Pembelajaran . . . . . . . . . . . . . . . . . . . . . . . 483.4 Metode & Strategi Pembelajaran . . . . . . . . . . . . . . . . . 483.5 Indikator Penilaian Hasil Belajar . . . . . . . . . . . . . . . . . 493.6 Pendahuluan . . . . . . . . . . . . . . . . . . . . . . . . . . . . 493.7 Aksioma-aksioma dalam Aljabar Bool . . . . . . . . . . . . . . . 523.8 Teorema Ekspansi . . . . . . . . . . . . . . . . . . . . . . . . . . 533.9 Hukum DeMorgan . . . . . . . . . . . . . . . . . . . . . . . . . 563.10 Contoh-contoh Soal dan Penyelesaiannya . . . . . . . . . . . . . 603.11 Soal-soal Latihan . . . . . . . . . . . . . . . . . . . . . . . . . . 673.12 Pedoman Penilaian Hasil Belajar . . . . . . . . . . . . . . . . . 693.13 Rangkuman . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 71Daftar Pustaka . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 71

4 Sistem Bilangan Biner 734.1 Kompetensi . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 744.2 Deskripsi Materi Pembelajaran . . . . . . . . . . . . . . . . . . 744.3 Sasaran Pembelajaran . . . . . . . . . . . . . . . . . . . . . . . 744.4 Metode & Strategi Pembelajaran . . . . . . . . . . . . . . . . . 744.5 Indikator Penilaian Hasil Belajar . . . . . . . . . . . . . . . . . 754.6 Pendahuluan . . . . . . . . . . . . . . . . . . . . . . . . . . . . 75

viii

DAFTAR ISI

4.7 Sistem Bilangan Biner . . . . . . . . . . . . . . . . . . . . . . . 754.7.1 MSB dan LSB . . . . . . . . . . . . . . . . . . . . . . . . 764.7.2 Batasan bilangan Biner . . . . . . . . . . . . . . . . . . . 764.7.3 Faktor Bilangan Biner . . . . . . . . . . . . . . . . . . . 774.7.4 Sistem Bilangan Biner Tidak Bertanda . . . . . . . . . . 784.7.5 Sistem Bilangan Biner Bertanda . . . . . . . . . . . . . . 79

4.8 Sistem Bilangan Hexadesimal . . . . . . . . . . . . . . . . . . . 814.9 Sistem Bilangan Pecahan Biner . . . . . . . . . . . . . . . . . . 834.10 Contoh-contoh Soal dan Penyelesaiannya . . . . . . . . . . . . . 844.11 Soal-soal Latihan . . . . . . . . . . . . . . . . . . . . . . . . . . 864.12 Pedoman Penilaian Hasil Belajar . . . . . . . . . . . . . . . . . 884.13 Rangkuman . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 89Daftar Pustaka . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 90

5 Rancangan Logika Kombinatorial 915.1 Kompetensi . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 925.2 Deskripsi Materi Pembelajaran . . . . . . . . . . . . . . . . . . 925.3 Sasaran Pembelajaran . . . . . . . . . . . . . . . . . . . . . . . 925.4 Metode & Strategi Pembelajaran . . . . . . . . . . . . . . . . . 925.5 Indikator Penilaian Hasil Belajar . . . . . . . . . . . . . . . . . 935.6 Pendahuluan . . . . . . . . . . . . . . . . . . . . . . . . . . . . 935.7 Metode Ekspansi Min-Term dan Max-Term . . . . . . . . . . . 94

5.7.1 Metode Ekspansi Min-Term . . . . . . . . . . . . . . . . 945.7.2 Metode Ekspansi Max-Term . . . . . . . . . . . . . . . . 95

5.8 Metode Karnaugh . . . . . . . . . . . . . . . . . . . . . . . . . . 975.8.1 Susunan Peta Karnaugh . . . . . . . . . . . . . . . . . . 975.8.2 Langkah-langkah dan Aturan Membentuk Peta Karnaugh 98

5.8.2.1 Ukuran Pola Area atau Kelompok Sel Minterm 995.8.2.2 Maksimisasi Luas Pola Area . . . . . . . . . . . 995.8.2.3 Pola Area Minterm Tumpang Tindih . . . . . . 995.8.2.4 Cakupan Sel Minterm . . . . . . . . . . . . . . 995.8.2.5 Minimisasi Jumlah Pola atau Kelompok Sel . . 99

5.8.3 Contoh Pola-pola area atau kelompok sel minterm den-gan 3 Variable Masukan . . . . . . . . . . . . . . . . . . 1025.8.3.1 Pola Area Minterm Utama dengan 4 Sel Minterm1035.8.3.2 Pola Area Minterm Utama dengan 2 Sel Minterm104

5.8.4 Contoh Pola-pola Area atau Kelompok Sel Minterm Utamadengan 4 Variable Masukan . . . . . . . . . . . . . . . . 1055.8.4.1 Pola Area Minterm Utama dengan 8 Sel Minterm1055.8.4.2 Pola Area atau Kelompok Sel Minterm Utama

dengan 4 Sel Minterm . . . . . . . . . . . . . . 105

ix

DAFTAR ISI

5.9 Contoh-contoh Soal dan Penyelesaiannya . . . . . . . . . . . . . 1145.10 Soal-soal Latihan . . . . . . . . . . . . . . . . . . . . . . . . . . 1195.11 Pedoman Penilaian Hasil Belajar . . . . . . . . . . . . . . . . . 1255.12 Rangkuman . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 127Daftar Pustaka . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 127

6 Prinsip Dasar Aritmatika Digital 1296.1 Kompetensi . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1306.2 Deskripsi Materi Pembelajaran . . . . . . . . . . . . . . . . . . 1306.3 Sasaran Pembelajaran . . . . . . . . . . . . . . . . . . . . . . . 1306.4 Metode & Strategi Pembelajaran . . . . . . . . . . . . . . . . . 1306.5 Indikator Penilaian Hasil Belajar . . . . . . . . . . . . . . . . . 1316.6 Pendahuluan . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1316.7 Penjumlahan Digital . . . . . . . . . . . . . . . . . . . . . . . . 131

6.7.1 Penjumlah Biner Tidak Bertanda (Unsigned Adder) . . . 1316.7.2 Penjumlah Biner Bertanda (Signed Adder) . . . . . . . . 133

6.8 Pengurang Digital . . . . . . . . . . . . . . . . . . . . . . . . . . 1376.9 Pengali Digital . . . . . . . . . . . . . . . . . . . . . . . . . . . 138

6.9.1 Pengali Digital Tak Bertanda . . . . . . . . . . . . . . . 1386.9.2 Pengali Digital Bertanda . . . . . . . . . . . . . . . . . . 141

6.10 Contoh-contoh Soal dan Penyelesaiannya . . . . . . . . . . . . . 1446.11 Soal-soal Latihan . . . . . . . . . . . . . . . . . . . . . . . . . . 1456.12 Pedoman Penilaian Hasil Belajar . . . . . . . . . . . . . . . . . 1476.13 Rangkuman . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 148Daftar Pustaka . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 148

7 Latch dan Flipflop 1497.1 Kompetensi . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1507.2 Deskripsi Materi Pembelajaran . . . . . . . . . . . . . . . . . . 1507.3 Sasaran Pembelajaran . . . . . . . . . . . . . . . . . . . . . . . 1507.4 Metode & Strategi Pembelajaran . . . . . . . . . . . . . . . . . 1507.5 Indikator Penilaian Hasil Belajar . . . . . . . . . . . . . . . . . 1517.6 Pendahuluan . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1517.7 Latch . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 152

7.7.1 Latch Tipe SR . . . . . . . . . . . . . . . . . . . . . . . 1527.7.1.1 Tabel Kebenaran dan Skematika Latch-SR . . . 1527.7.1.2 Karakteristik Pewaktu (Timing Characteristic)

Latch-SR . . . . . . . . . . . . . . . . . . . . . 1547.7.2 Latch Tipe D . . . . . . . . . . . . . . . . . . . . . . . . 154

7.7.2.1 Tabel Kebenaran dan Skematika Latch-D . . . 1547.7.2.2 Diagram Pewaktu Latch-D . . . . . . . . . . . 156

x

DAFTAR ISI

7.8 Flipflop . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1567.8.1 Flipflop-D Model Master-Slave . . . . . . . . . . . . . . . 158

7.8.1.1 Karakteristik Pewaktu Flipflop-D Master-Slave 1587.8.1.2 Tabel Kebenaran dan Skema Flipflop-DMaster-

Slave . . . . . . . . . . . . . . . . . . . . . . . . 1587.8.1.3 Flipflop-D Master-Slave dengan PRESET dan

CLEAR . . . . . . . . . . . . . . . . . . . . . . 1597.8.2 Flipflop-D Model Positive Edge-Triggered . . . . . . . . 1617.8.3 Flipflop-JK Model Positive Edge-Triggered . . . . . . . . 1657.8.4 Flipflop-T Model Positive Edge-Triggered . . . . . . . . 167

7.9 Contoh-contoh Soal dan Penyelesaiannya . . . . . . . . . . . . . 1707.10 Soal-soal Latihan . . . . . . . . . . . . . . . . . . . . . . . . . . 1747.11 Pedoman Penilaian Hasil Belajar . . . . . . . . . . . . . . . . . 1767.12 Rangkuman . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 177Daftar Pustaka . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 179

8 Register Data 1818.1 Kompetensi . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1828.2 Deskripsi Materi Pembelajaran . . . . . . . . . . . . . . . . . . 1828.3 Sasaran Pembelajaran . . . . . . . . . . . . . . . . . . . . . . . 1838.4 Metode & Strategi Pembelajaran . . . . . . . . . . . . . . . . . 1838.5 Indikator Penilaian Hasil Belajar . . . . . . . . . . . . . . . . . 1848.6 Pendahuluan . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1848.7 Register Geser (Shift Register) . . . . . . . . . . . . . . . . . . . 184

8.7.1 Register Serial-in Serial-out . . . . . . . . . . . . . . . . 1848.7.2 Register Serial-in Parallel-out . . . . . . . . . . . . . . . 1858.7.3 Register Parallel-in Parallel-out . . . . . . . . . . . . . . 1858.7.4 Register Parallel-in Serial-out . . . . . . . . . . . . . . . 187

8.8 Register Dengan Akses Multi Mode (Multi Mode Access Register)1888.8.1 Mode Pemuatan Data Secara Bit-Paralel (Bit-Parallel

Data Loading) . . . . . . . . . . . . . . . . . . . . . . . . 1888.8.2 Mode Pergeseran Data Secara Berseri (Bit-Serial Data

Input) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1898.9 Contoh-contoh Soal dan Penyelesaiannya . . . . . . . . . . . . . 1928.10 Soal-soal Latihan . . . . . . . . . . . . . . . . . . . . . . . . . . 1968.11 Pedoman Penilaian Hasil Belajar . . . . . . . . . . . . . . . . . 1988.12 Rangkuman . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 199Daftar Pustaka . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 200

xi

DAFTAR ISI

9 Pencacah Biner 2019.1 Kompetensi . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2029.2 Deskripsi Materi Pembelajaran . . . . . . . . . . . . . . . . . . 2029.3 Sasaran Pembelajaran . . . . . . . . . . . . . . . . . . . . . . . 2039.4 Metode & Strategi Pembelajaran . . . . . . . . . . . . . . . . . 2039.5 Indikator Penilaian Hasil Belajar . . . . . . . . . . . . . . . . . 2049.6 Pendahuluan . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2049.7 Pencacah Tak Sinkron . . . . . . . . . . . . . . . . . . . . . . . 205

9.7.1 Pencacah Naik . . . . . . . . . . . . . . . . . . . . . . . 2059.7.2 Pencacah Mundur . . . . . . . . . . . . . . . . . . . . . . 206

9.8 Pencacah Sinkron . . . . . . . . . . . . . . . . . . . . . . . . . . 2079.8.1 Pencacah Maju Sinkron . . . . . . . . . . . . . . . . . . 2089.8.2 Pencacah Mundur Sinkron . . . . . . . . . . . . . . . . . 210

9.9 Pencacah Sinkron Dengan Pemuatan Data Inisial secara Paralel 2119.10 Aplikasi Modul Makro Pencacah Sinkron . . . . . . . . . . . . . 211

9.10.1 Pencacah Modula . . . . . . . . . . . . . . . . . . . . . . 2129.10.2 Pencacah BCD . . . . . . . . . . . . . . . . . . . . . . . 215

9.11 Contoh-contoh Soal dan Penyelesaiannya . . . . . . . . . . . . . 2159.12 Soal-soal Latihan . . . . . . . . . . . . . . . . . . . . . . . . . . 2189.13 Pedoman Penilaian Hasil Belajar . . . . . . . . . . . . . . . . . 2209.14 Rangkuman . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 221Daftar Pustaka . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 221

10 Rancangan Mesin Sekuensial 22310.1 Kompetensi . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22410.2 Deskripsi Materi Pembelajaran . . . . . . . . . . . . . . . . . . 22410.3 Sasaran Pembelajaran . . . . . . . . . . . . . . . . . . . . . . . 22410.4 Metode & Strategi Pembelajaran . . . . . . . . . . . . . . . . . 22410.5 Indikator Penilaian Hasil Belajar . . . . . . . . . . . . . . . . . 22610.6 Model Mesin Keadaan Berhingga (Finite State Machine) . . . . 22610.7 Diagram dan Tabel Transisi Keadaan . . . . . . . . . . . . . . . 22610.8 Mesin Moore . . . . . . . . . . . . . . . . . . . . . . . . . . . . 228

10.8.1 Rancangan Mesin Moore dengan Flipflop-D . . . . . . . 22910.8.2 Rancangan Mesin Moore dengan Flipflop-JK . . . . . . . 242

10.9 Mesin Mealy . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25410.9.1 Rancangan Mesin Mealy dengan Flipflop-D . . . . . . . 25510.9.2 Rancangan Mesin Mealy dengan Flipflop-JK . . . . . . . 261

10.10Contoh-contoh Soal dan Penyelesaiannya . . . . . . . . . . . . . 26210.11Soal-soal Latihan . . . . . . . . . . . . . . . . . . . . . . . . . . 26410.12Pedoman Penilaian Hasil Belajar . . . . . . . . . . . . . . . . . 26810.13Rangkuman . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 271

xii

DAFTAR ISI

Daftar Pustaka . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 272

11 Penutup 27311.1 Rangkuman Setiap Bab . . . . . . . . . . . . . . . . . . . . . . 27311.2 Struktur Organisasi Materi . . . . . . . . . . . . . . . . . . . . . 28111.3 Rangkuman Bahan Bacaan . . . . . . . . . . . . . . . . . . . . . 28211.4 Saran-saran Perbaikan . . . . . . . . . . . . . . . . . . . . . . . 283Daftar Pustaka . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 283

Daftar Pustaka 285

Index 287

Glosarium (Senarai) 293

Biodata Singkat Penulis 299

xiii

DAFTAR PUSTAKA

[Ars13] Arstechnica. Intel describes 80-core Teraflops chip.http://www.ni.com, diakses Desember 2013.

[Ash08] Peter J. Ashenden. Digital Design – An Embedded System ApproachUsing Verilog. Elsevier, Morgan Kaufmann Publishers, 2008.

[BV09] Stephen Brown and Zvonko Vranesic. Fundamentals of Digital Logicwith VHDL Design. 3rd Edition. McGraw Hill, Higher Education,2009.

[Che03] Wai-Kai Chen. Logic Design. CRC Press, LLC, 2003.

[HS97] Roger T. Howe and Charles G. Sodini. Microelectronics: An Inte-grated Approach. Electronics and VLSI Series. Prentice-Hall, 1997.

[Jae97] Richard C. Jaeger. Microelectronic Circuit Design. Int’l Edition.McGraw-Hill, 1997.

[Lee94] Samuel C. Lee. Rangkaian Digital dan Rancangan Logika (Alih bahasaoleh Sutisno). Cetakan ketiga. Erlangga, 1994.

[MH93] Jacob Millman and Christos C. Halkias. Elektronika Terpadu Jilid2 (Alih bahasa oleh M. Barmawi dan M.O. Tjia). Cetakan Ketiga.Erlangga, 1993.

[MIT13] MIT. Sumber Internet. http://www-mtl.mit.edu, diakses Desember2013.

[Mus13] Computer History Museum. Timeline of Computer History – Com-ponent Entries. http://www.computerhistory.org, diakses Nopember2013.

285

DAFTAR PUSTAKA

[NI13] NI. 3rd Generation Intel CoreT M Processor Family DeliversCutting-Edge Performance to the PXI Platform. White Paper,http://www.ni.com, Oktober 2013.

[Tok94] Roger L. Tokheim. Prinsip-prinsip Digital, edisi ke-2 - Seri BukuSchaum (Alih bahasa oleh Sutisna). Cetakan Kedua. Erlangga, 1994.

[Whi05] Jerry C. Whitakar. The Electronics Handbook. 2nd Edition. CRC,Taylor & Francis Group, 2005.

286

INDEX

SymbolsArithmetic-Logic Unit (ALU) . . . . . . 130Complementary MOSFET . . . . . . . . . . 46Boolean Algebra . . . . . . . . . . . . . . . . . . . . . 56

AADC . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13, 15Aksioma . . . . . . . . . . . . . . . . . . . . . . . . . . . . 52

Absortif . . . . . . . . . . . . . . . . 48, 52, 275Asosiatif . . . . . . . . . . . . . . . .48, 52, 275Distributif 48, 52, 53, 61, 62, 69, 275Elemen 0 . . . . 48, 52, 54–56, 63, 275Elemen 1 . . . . 48, 52, 54–56, 62, 275Idempoten . . . . . . . . . . . . . .48, 52, 275Komplemen . . . . . 48, 52, 53, 61, 275Komutatif . . . . . . . . . . . . . . 48, 52, 275

Aksioma Aljabar Bool . . . . . . . . . . . . . . .52Aljabar Bool . . . 4, 44, 47, 52, 56, 61, 62Aljabar Bool, Kaidah . . . . . . . . . . . . . . . 47ALU . . . . . . . . . . . . . . . . . . . . . 148, 184, 276Analisis Fungsional . . . . . . . . . . . . . . . . . .28Analisis Pewaktu . . . . . . . . . . . . . . . . . . . . 28Analog-to-Digital Converter . . . . . . . . . 13Aplikasi Telekomunikasi . . . . . . . . . . . . . 13Area Implementasi . . . . . . . . . . . . . . 60, 71Area Logika . . . . . . . . . . . . . . . . . . . . . . . . .71Aritmatika Digital . . . . . . . . .74, 129, 130AT&T Bell Laboratories . . . . . . . . . . . . . 5Aturan Karnaugh . . . . . . . . . . . . . . . . . . . 92

BBasis 10 . . . . . . . . . . . . . . . . . . . . . . . . . . . . .75Basis 16 . . . . . . . . . . . . . . . . . . . . . . . . . . . . .81

Basis 2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 75Batasan bilangan biner . . . . . . . . . . . . . . 76BCD . . . . . . . . . . . . . . . . . . . . . 202, 215, 221Bentuk Gelombang . . . . . . . . . . 30, 37, 40Bilangan

Biner . . . . . . . . . . . . . . . . . . . . . . . . . . . 75Desimal . . . . . . . . . . . . . . . . . . . . . . . . . 75

Bilangan BinerBertanda . . . . . . . . . . . . . . . . . . . . . . . 79Tidak Bertanda . . . . . . . . . . . . . . . . . 78

Bilangan Hexadesimal . . . . . . . . . . . . . . . 81Bilangan Negatif . . . . . . . . . . . . . . . . . . . . 80Bilangan Pecahan Biner . . . . . . . . . . . . . 83Binary-Coded Decimal (BCD) . . . . . 215

CCakupan Sel Minterm . . . . . . . . . . . . . . . 99Carry Look-Ahead Adder . . . . . . . . . . 148Carry signal . . . . . . . . . . . . . . . . . . . . . . . 132Central Processing Unit . . . . . . . . . . . . . . 8CMOS . . . . . . . . . . . . . 8, 46, 49, 50, 64, 67

Teknologi 180-nm . . . . . . . . . . . . . . . 13Teknologi 32-nm . . . . . . . . . . . . . . . . . 8Teknologi 45-nm . . . . . . . . . . . . . . . . . 8

Complementary Metal-Oxide-Silicon . .8Counter . . . . . . . . . . . . . . . . . . . . . . . . . . . .201

BCD . . . . . . . . . . . . . . . . . . . . . . . . . . 204Down . . . . . . . . . . . . . . . . . . . . . . . . . . 202Parallel Loading . . . . . . . . . . . . . . . 211Ripple . . . . . . . . . . . . . . . . . . . . . . . . . 202Up . . . . . . . . . . . . . . . . . . . . . . . . . . . . .202

CPU . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8

287

INDEX

DDAC . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13, 15Dashboard . . . . . . . . . . . . . . . . . . . . . . . . . . 11Data Digital . . . . . . . . . . . . . . . . . . . . . . . . 15Dekoder Instruksi . . . . . . . . . . . . . . . . . . . . 8DeMorgan Law . . . . . . . . . . . . . . . . . . . . 275Demultiplekser . . . . . . . . . . . . . . . . 118, 123

2 Pintu . . . . . . . . . . . . . . . . . . . . . . . . 118Desimalisasi Bilangan Biner . . . . . . . . . 81Desktop . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5Detak (Clock) . . . . . . . . . . . . . . . . . . . . . .187Diagram

FSM . . . . . . . . . . . . . . . . . . . . . . . . . . .226Transisi Keadaan . . . . . . . . . 226, 228

Diagram Pewaktu . . . . . .23, 27, 183, 203Die-Photo . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8Digital-to-Analog Converter . . . . . . . . . 13

EEkspansi Logika . . . . . . . . . . . . . . . . . . . . .54Elektronika

Analog . . . . . . . . . . . . . . . . . . . . . . . . . .14Digital . . . . . . . . . . . . . . . . . . . . . . . . . . 14Portable . . . . . . . . . . . . . . . . . . . . . . . . . 5

Elektronika DigitalInsinyur . . . . . . . . . . . . . . . . . . . . . . . . 23

Elemen Pengingat . . . . . . . . . . . . . . . . . . . . 4Embedded Computer System . . . . . . . . . 5ENIAC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .5Enkoding

One Hot . . . . . . . . . . . . . . . . . . . . . . . 227

FFabrikasi IC . . . . . . . . . . . . . . . . . . . . . . . . 13Faktor Bilangan . . . . . . . . . . . . . . . . . . . . . 77Faktor Bilangan Biner . . . . . . . . . . . . . . .77Faktor Biner . . . . . . . . . . . . . . . . . . . . . . . 132Faktor Biner Terkecil . . . . . . . . . . . . . . 132Faktor Pembagi Terbesar . . . . . . . . . . . .83Faktor Pengali Terkecil . . . . . . . . . . . . . .83Felker . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5Finite State Machine . . . . . . . . . . 226, 227Fixed Point Number . . . . . . . . . . . . . . . . 83Flipflop . . . . . . . . . . . . . .149, 150, 156, 277

Jenis D . . . . . . . . . . . . . . 210, 211, 224Jenis JK . . . . . . . . . . . . . . . . . . . . . . . 224Jenis T . . . . . . . . . . . . . . . . . . . . . . . . 207

Flipflop-D . . . . . . . . . . . . . . . . . . . . . 228, 277Master-Slave . . . . . . . . . . . . . . . . . . . 158Positive Edge-Triggered . . . . . . . . 161

Flipflop-JK . . . . . . . . . . . . . . . . . . . 228, 277Positive Edge-Triggered . . . . . . . . 165

Flipflop-T . . . . . . . . . . . . . . . . . . . . . . . . . .277Positive Edge-Triggered . . . . . . . . 167

Floating-Point Number . . . . . . . . . . . . . .83Floating-Point Operations Per Second 8FLOPS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8FPT . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 83FSM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 226Full Adder Cell . . . . . . . . . . . . . . . .133, 147Full-Adder (FA) . . . . . . . . . . . . . . . . . . . .138Full-Adder Cell . . . . . . . . . . . . . . . .135, 276Fungsi Aljabar Bool . . . . . . . . . . . . . . . . . 23Fungsi Logika . . . . . . . . 19, 23, 24, 43, 92

Bentuk Formal . . . . . . . . . . . . . . . . . . 53Optimasi . . . . . . . . . . . . . . . . . . . . . . . .48

Fungsi Maxterm . . . . . . . . . . . . . . . . . . . . 97Fungsi Minterm . . . . . . . . . . . . . . . . . . . . . 95

GGerbang Logika . . . . . . . . . . . . 3, 4, 19, 56

AND . . . . . . . . . . . . . . . . . . . . . . . . . . . 20CMOS . . . . . . . . . . . . . . . . . . . . . . . . . . 70Dasar . . . . . . . . . . . . . . . . . . . . . . . 19, 44NAND . . . . . . . . . . . . . . . . . . . . . . . . . . 21NOR . . . . . . . . . . . . . . . . . . . . . . . . . . . 21NOT . . . . . . . . . . . . . . . . . . . . . . . . . . . .20OR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21XOR . . . . . . . . . . . . . . . . . . . . . . . . . . . .21

Germanium . . . . . . . . . . . . . . . . . . . . . . . . . . 5Graphic Processor . . . . . . . . . . . . . . . . . . . . 8

HHalf-Adder (HA) . . . . . . . . . . . . . . . . . . . 138Half-Adder Cell . . . . . .133, 134, 147, 276Hard-Disk . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8Harris . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5Hukum

288

INDEX

DeMorgan . . . . . . . . . . . . . . . . . . . . . . 56Hukum DeMorgan . . . . . . 56–59, 68, 276

IIC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49Integrated Circuit . . . . . . . . . . . . . . . . . . . 49Intel . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8

Core i7 . . . . . . . . . . . . . . . . . . . . . . . . . . .8Teraflops . . . . . . . . . . . . . . . . . . . . . . . . . 8

Isyarat Carry . . . . . . . . . . . . . . . . . . . . . . 148

JJack Kilby . . . . . . . . . . . . . . . . . . . . . . . . . 5, 8Jaringan on-Chip . . . . . . . . . . . . . . . . . . . . .8Jumlah Transistor . . . . . . . . . . . . . . . . . 275

KKaidah DeMorgan . . . . . . . . . . . . . . . . . . 65Kaidah Karnaugh . . . . . . . . . . . . . . . . . . 127Kaidah Max-Term . . . . . . . . . . . . . . . . . 127Kaidah Min-Term . . . . . . . . . . . . . . . . . . 127Kapasitor . . . . . . . . . . . . . . . . . . . . . . 4, 5, 15Karakteristik Pewaktu . . . . . . . . 154, 156Kelompok sel minterm . . . . . . . . . 98, 102Kelompok Sel Minterm Utama . . . . . 100Keyboard . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5Kilby, Jack . . . . . . . . . . . . . . . . . . . . . . . . . . . 7Kode Gray . . . . . . . . . . . . . . . . . . . . . . . . . . 98Kode Hex . . . . . . . . . . . . . . . . . . . . . . . . . . . 81Kombinasi Biner . . . . . . . . . . . . . . . . . . . . 26Kombinatorial

Rangkaian . . . . . . . . . . . . . . . . . . . . . 151Komputer . . . . . . . . . . . . . . . . . . . . . . . . . 3, 5

Modern . . . . . . . . . . . . . . . . . . . . . . . . . . 8Sejarah Perkembangan . . . . . . . . . . . 3

Komunikasi Data . . . . . . . . . . . . . . . . . . 182Konversi Bilangan . . . . . . . . . . . . . . . 74, 77

Biner ke Desimal . . . . . . . . . . . . . . . .85Desimal ke Biner . . . . . . . . . . . . 78, 86Hexadesimal ke Biner . . . . . . . . . . . 84Pecahan Biner ke Desimal . . . 83, 85

LLatch . . . . . . . . . . . . . . . . . . . . 149, 150, 152

SR Gated . . . . . . . . . . . . . . . . . . . . . . 152

Tipe D . . . . . . . . . . . . . . . . . . . .151, 154Tipe SR . . . . . . . . . . . . . . . . . . . . . . . 150Tipe SR (Set-Reset) . . . . . . . . . . . 152

Least Significant Bit . . . . . . . . . . . . . . . . 76Level biner . . . . . . . . . . . . . . . . . . . . . . 30, 31Logic Area . . . . . . . . . . . . . . . . . . . . . . . . . . 49Logic Gate . . . . . . . . . . . . . . . . . . . . . . . . . . 19Logika Kombinatorial

Rancangan . . . . . . . . . . . . . . . . . . . . . .91LSB . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 76, 83

MMAC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .8Mainboard . . . . . . . . . . . . . . . . . . . . . . . . . . . 8Max-Term

Metode Ekspansi . . . . . . . . . . . . . . . .92Maxterm

Metode Ekspansi . . . . . . . . . . . . . . . .95Memori . . . . . . . . . . . . . . . . . . . . . . . . . . .4, 15Memori digital . . . . . . . . . . . . . . . . . . . . . 184Memory Cache . . . . . . . . . . . . . . . . . . . . . . . 8Memory Controller . . . . . . . . . . . . . . . . . . . 8Mesin Keadaan Berhingga . . . . . . . . . 226Mesin Mealy . . . . . . . . .224, 225, 254, 280

Rancangan dengan Flipflop-D . . 255Rancangan dengan Flipflop-JK .261

Mesin Moore . . . . . . . . 224, 225, 228, 281Rancangan dengan Flipflop-D . . 229Rancangan dengan Flipflop-JK .242

Mesin Sekuensial . . . . . . . . . 151, 223, 224Metode Karnaugh . . . . . . . . . . . . . . . . . . . 97Mikroprosesor . . . . . . . . . . . . . . . . . . . 8, 184Min-Term

Metode Ekspansi . . . . . . . . . . . . . . . .92Minterm . . . . . . . . . . . . . . . . . . . . . . 104, 105

Metode Ekspansi . . . . . . . . . . . . . . . .94Modula Pencacah . . . . . . . . . . . . . . . . . . 204Monitor . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5MOSFET . . . . . . . . . . . . 46, 49, 60, 64, 70Most Significant Bit . . . . . . . . . . . . . . . . . 76Motherboard . . . . . . . . . . . . . . . . . . . . . . . . . 8Mouse . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .5MSB . . . . . . . . . . . . . . . . . . . . 76, 79, 81, 136Multimedia . . . . . . . . . . . . . . . . . . . . . . . . . 11

289

INDEX

Multiplekser . . . . . . . . . . . . . . . . . . 116, 1232 Pintu . . . . . . . . . . . . . . . . . . . . . . . . 1164 Pintu . . . . . . . . . . . . . . . . . . . . . . . . 123

Multiplexer . . . . . . . . . . . . . . . . . . . . . . . . 211Multiplier Cell . . . . . . . . . . . 141, 143, 146Multiply-Accumulator . . . . . . . . . . . . . . . . 8

Nn-MOSFET . . . . . . . . . . . . . . . . . . . . . . . . . 49Nilai Desimal Mutlak . . . . . . . . . . . . . . . 81Nilai Faktor . . . . . . . . . . . . . . . . . . . . . . . . . 77NMOS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46

OOne Hot Enkoding . . . . . . . . . . . . . . . . . 227One’s Complement . . . . . . . . . . . . . . . . . . 80Operasi Aritmatika . . . . . . . . . . . . . . . . 131Operasi Penjumlahan Biner

Bertanda . . . . . . . . . . . . . . . . . . . . . . 136Tidak Bertanda . . . . . . . . . . . . . . . .132

Optimasi Fungsi Logika . . . . . . . . . . . . . 98Otomotif . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11overlapping . . . . . . . . . . . . . . . . . . . . . . . . . 99

Pp-MOSFET . . . . . . . . . . . . . . . . . . . . . . . . . 49Pedoman Penilaian 41, 69, 88, 125, 147,

176, 198, 220, 268Pemutar Kanan n-bit . . . . . . . . . . . . . . 124Pencacah

BCD . . . . . . . . . . . . . . . . . . . . . . 211, 215Hitung Maju . . . . . . . . . . . . . . . . . . .205Hitung Mundur . . . . . . . . . . . . . . . . 206Modul Makro . . . . . . . . . . . . . . . . . . 211Modula . . . . . . . . . . . . . . . . . . . 211, 212Modula-N . . . . . . . . . . . . . . . . . . . . . 221Pemuatan Paralel . . . . . . . . . . . . . . 211Sinkron . . . . . . . . . . . . . . . . . . . 207, 221Sinkron Maju . . . . . . . . . . . . . . . . . . 208Sinkron Mundur . . . . . . . . . . . . . . . 210Tak Sinkron . . . . . . . . . . . . . . . . . . . 205Tak-Sinkron . . . . . . . . . . . . . . . . . . . 221

Pencacah Biner . . . . . . . . . . . . . . . . . . . . 201Pengali Biner . . . . . . . . . . . . . . . . . . . . . . 138

Bertanda . . . . . . . . . . . . . . . . . . . . . . 141

Tak Bertanda . . . . . . . . . . . . . . . . . . 138Pengali Digital

5-bit . . . . . . . . . . . . . . . . . . . . . . 144, 146Struktur Array . . . . . . . . . . . . . . . . 140

Penggeser Kanan n-bit . . . . . . . . . . . . . 124Pengolahan Data Digital . . . . . . . . . . . . . 3Penguat Daya . . . . . . . . . . . . . . . . . . . . . . . 15Penguat Instrumentasi . . . . . . . . . . .12, 15Pengurang Biner . . . . . . . . . . . . . . . . . . . 137Penjumlah Biner . . . . . . . . . . . . . . . . . . . 131

Bertanda . . . . . . . . . . . . . . . . . . . . . . 133Tak Bertanda . . . . . . . . . . . . . . . . . . 131

Penjumlah Digital5-bit . . . . . . . . . . . . . . . . . . . . . . . . . . . 145

Penyederhanaan . . . . . . . . . . . . . . . . . . . . .71Perkalian Bertanda . . . . . . . . . . . . . . . . 144Peta Karnaugh . . . . . . . 97, 104, 105, 108

Aturan Membentuk . . . . . . . . . . . . . 99Langkah Membentuk . . . . . . . . . . . .98

Pewaktu . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23PMOS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46Point Contact Transistor . . . . . . . . . . . . . 5Pola Area Minterm . . . . . . . . . . . .104, 105Pola Area minterm . . . . . . . . . . . . . . . . .102Pola Area Minterm Utama . . . . . . . . 100,

103–105, 109Pola-pola area minterm . . . . . . . . . . . . . 98power amplifier . . . . . . . . . . . . . . . . . . . . . 12Produk Elektronika . . . . . . . . . . . . . . . . . . 3Proses Komputasi . . . . . . . . . . . . . . . . 5, 15Protokol Komunikasi . . . . . . . . . . . . . . . 182Protokol Komunikasi Data . . . . . . . . . 184

RRAM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8Rangkaian Adder

4-bit bertanda . . . . . . . . . . . . . . . . . 1374-bit tidak bertanda . . . . . . . . . . . 133

Rangkaian Digital . . . . . . . . . . . 66, 67, 97Rangkaian Kombinatorial . . . . . . . . . . . 92Rangkaian Konverter . . . . . . . . . . . . . . . .15Rangkaian Logika . . . . . . . . . 3, 24, 43, 66

Analisis . . . . . . . . . . . . . . . . . . . . . . . . . 23Kombinatorial . . . . . . . . 3, 4, 93, 127

290

INDEX

Penyederhanaan . . . . . . . . . . . . . . . . 48Sekuensial . . . . . . . . . . . . . . . . . . .4, 224

Rangkaian Subtractor . . . . . . . . . . . . . . 138Rangkaian Terintegrasi . . . . . . . . . . . . . . . 5Register . . . . . . . . . . . . . . . . . . . . . . . . . . . .181

Akses Multi Mode . . . . . . . . . . . . . 188Bit-Parallel Data Loading . . . . . .188Bit-Serial Data Input . . . . . . . . . . 189Geser . . . . . . . . . . . . . . . . . . . . . . . . . . 184Parallel-in Parallel-out . . . . . . . . . 185Parallel-in Serial-out . . . . . . . . . . . 187Serial-in Parallel-out . . . . . . . . . . . 185Serial-in Serial-out . . . . . . . . . . . . . 184

Register Geser . . . . . . . . . . . . . . . . . . . . . 184Register Khusus . . . . . . . . . . . . . . . . . . . . . . 8Resistor . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5Rotator . . . . . . . . . . . . . . . . . . . . . . . . . . . . 124

SSekuensial

Rangkaian . . . . . . . . . . . . . . . . . . . . . 151Sel Minterm . . . . . . . . . . . . . . . 99, 102, 105Sensitivitas . . . . . . . . . . . . . . . . . . . . . . . . . 14Sensivitas . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4Set Suku Minterm . . . . . . . . . . . . . . . . . . .99Set-Reset Latch . . . . . . . . . . . . . . . . . . . . 152Shifter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 124Signed Adder . . . . . . . . . . . . . . . . . . . . . . 133Sintesis . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23Sinyal . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21Sinyal Biner . . . . . . . . . . . . . . . . . . . . . . . . . . 3Sinyal Internal . . . . . . . . . . . . . . . . . . .24, 26Sinyal Keluaran . . . . . . . . . . . . . . . . . . . . . 26Sistem Audio . . . . . . . . . . . . . . . . . . . . . . . .11Sistem Bilangan Biner . . . . . . . . . . . . . . 75Sistem Digital . . . . . . . . . . . 3, 5, 8, 19, 92Sistem Elektronika . . . . . . . . . . . . . . . . . . . 3

Analog . . . . . . . . . . . . . . . . . . . . .4, 5, 15Digital . . . . . . . . . . . . . . . . . . . . . . . 4, 11

Sistem Kendali Injeksi . . . . . . . . . . . . . . 11Sistem Komputer . . . . . . . . . . . . . . . . . . . . .3Sistem Komputer Tersemat . . . . . . . . . . .5Sistem Mikroprosesor . . . . .130, 133, 148Speedometer . . . . . . . . . . . . . . . . . . . . . . . . 11

State Transition Diagram . . . . . . . . . . 226Suku Minterm Paling Sederhana 99, 100Suku Persamaan Logika . . . . . . . . . . . . . 60Switch tukar 2 masukan-keluaran . . 124Synchronous Down-Counter . . . . . . . . 210Synchronous Up-Counter . . . . . . . . . . .208

TTabel

Kebenaran Logika . . . . . . . . . . . . . . 92Transisi Keadaan . . . . . . . . . . . . . . 226

Tabel Kebenaran . .19–21, 23, 24, 26, 31Tabel Logika Kebenaran . . . . . . . . . . . . 92Teknik Ekspansi Max-Term . . . . . . . . . 95Teknik Ekspansi Min-Term . . . . . . . . . . 94Teknik Komplemen 1 . . . . . . . . . . . . . . . .80Teknik Komplemen 2 . . . . . . . . . . . . . . . .81Teorema Ekspansi . . . . . . . . . . 53–55, 275Texas Instruments . . . . . . . . . . . . . . . . . . . .5Timer . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .202Timing Analysis . . . . . . . . . . . . . . . . . . . . 28Timing Characteristic . . . . . . . . . 154, 156Timing Diagram . . . . . . . . . . . . . . . . .23, 27TRADIC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5Transformasi Bilangan Hexadesimal . 81Transistor . . . . . . . . . . . . . . . . . . . . . .5, 8, 49

CMOS . . . . . . . . . . . . . . . . . . . . . . . . . 148Transistor Efek Medan Metal-Oksida Si-

likon . . . . . . . . . . . . . . . . . . . . . . . . 46Two’s Complement . . . . . . . . . . . . . . . . . . 80

UUnit Logika Aritmatika (ALU) . . . . .184Unsigned Adder . . . . . . . . . . . . . . . . . . . .131

VVariabel . . . . . . . . . . . . . . . . . . . . . . . . . . . . 60Variabel biner . . . . . . . . . . . . . . . 94, 96, 97Variabel Masukan . . . . . . . . . . . . . . . . . .102Video/Graphic Card . . . . . . . . . . . . . . . . . 8

WWaveform . . . . . . . . . . . . . . . . . . . . . . . . . . . 30William Shockley . . . . . . . . . . . . . . . . . . . . .5

291

Penerbit IESTA

Institute of Sciences, Technologies and Arts — IESTA (Lembaga Sains, Teknologi dan Seni) Jl. KH. Wahid Hasyim No. 246

Sungguminasa 92111, INDONESIA E-mail: iesta.ipteks@gmail.com

SISTEM DIGITAL

Buku ini membahas tentang teknik-teknik dasar dalam menganalisa dan merancang sistem digital, yang disertai dengan contoh-contoh penyelesaian soal dan soal-soal latihan yang dapat membantu pembaca dalam mempertajam pemahamannya. Topik-topik yang dibahas dalam buku ini antara lain:

Sekilas sejarah perkembangan sistem digital Gerbang-gerbang logika dasar Aksioma-aksioma dasar dalam Aljabar Bool dan Hukum DeMorgan Sistem Bilangan Biner dan Heksadesimal Rancangan Logika dengan Teknik Minterm, Maxterm dan Metode

Karnaugh Prinsip dasar rangkaian aritmatika digital seperti penjumlah,

pengurang dan pengali digital Latch dan Flipflop Contoh-contoh rangkaian sekuensial, seperti counter dan register Prinsip dasar rancangan Mesin Sekuensial baik Mesin Moore

maupun Mesin Mealy Pembaca akan menemukan bahwa buku ini sangat bermanfaat untuk memperkuat pondasi dasar dan kompetensi rekayasa mereka dalam menganalisa dan merancang sistem digital mulai dari yang paling se-derhana hingga yang lebih kompleks.

Faizal Arya Samman menyelesaikan pendidikan dasar dan menen-

gah masing-masing di SD Negeri Bontokamase Sungguminasa,

SMP Negeri 1 Sungguminasa dan SMA Negeri 1 Sungguminasa

(SALIS), Gowa. Kemudian, ia menyelesaikan studi Sarjana Teknik

Tahun 1999 di Universitas Gadjah Mada, Yogyakarta, pendidikan

Magister Teknik Tahun 2002 di Institut Teknologi Bandung, dan

Pendidikan Doktor-Ingenieur di Technische Universität Darmstadt,

Jerman Tahun 2010 dalam bidang Teknik Elektro dan Teknologi

Informasi.

Sekarang ini ia bekerja sebagai staf pengajar dan peneliti di Departemen Teknik Elektro,

Universitas Hasanuddin, Makassar. Bidang riset dan pengembangan yang diminatinya antara

lain Jaringan on-Chip (Network-on-Chip) untuk Sistem Prosesor Multi Core, Sistem Dalam

Sebuah Chip (System-On-Chip), Elektronika Daya, Sistem Kendali and Sistem Tersemat

(Embedded Systems) untuk aplikasi biomedika dan sistem pembangkitan tenaga listrik ber-

basis energi baru dan terbarukan.

Tentang Penulis