THE JOURNAL OF KOREAN INSTITUTE OF ELECTROMAGNETIC ENGINEERING AND SCIENCE. 2017 Nov.; 28(12), 941โผ947.
http://dx.doi.org/10.5515/KJKIEES.2017.28.12.941ISSN 1226-3133 (Print)โคISSN 2288-226X (Online)
941
โ . ์ ๋ก
์ต๊ทผ ๋ชจ๋ ๋ถ์ผ์์ ๊ธฐ๊ธฐ ๊ฐ ํต์ ์ ๋ค์ํ ๋ฐ ๋์คํ๋ก ์ธํ์ฌ ๋น ๋ฅด๊ฒ ์ฑ์ฅํ๊ณ ์๋ ๋ฌด์ ํต์ ๊ธฐ์ ์ ์ด์ ๋ณด๋ค๋ ๋ ํ์์ ์ผ๋ก ๋ฐ์ ์ ํ์๋ก ํ๊ณ ์๋ ๋ถ์ผ๊ฐ๋์๋ค. ๋ฌด์ ํต์ ์ ์ํด์๋ ์กโค์์ ๊ธฐ์์ ์ฌ์ฉํ
์ ์๋ ์ ๋ฐํ ๋ฐ์กํ ์ ํธ๋ฅผ ์์ฑํด ์ฃผ์ด์ผ ํ๋ค. ์ฃผํ์ ํฉ์ฑ๊ธฐ๋ ๊ธฐ์ค ๋ฐ์ง๊ธฐ(Reference Oscillator: RO)์ ๋ถ์ฃผ๋ ๋ฐ์กํ์ ์ฃผํ์ ๋ฐ ์์์ ๋๊ธฐํํ์ฌ, ๊ตญ๋ถ ๋ฐ์ง๊ธฐ(Local Oscillator: LO) ์ ํธ๋ฅผ ๋ง๋ค์ด ์ฃผ๋ ์ญํ ์ ํ๋ค. ์ฃผํ์ ํฉ์ฑ๊ธฐ์๋ ํฉ์ฑ ๋ฐฉ์์ ๋ฐ๋ผ PLL, DDFS(Di-rect Digital Frequency Synthesizer), ์ฑ๋ฐฐ๊ธฐ(Multiplier) ํฉ
UHF FRS ๋์ญ CMOS PLL ์ฃผํ์ ํฉ์ฑ๊ธฐ ์ค๊ณ
Design of a CMOS Frequency Synthesizer for FRS Band
์ด ์ ์งโค๊น ์ ์
Jeung-Jin LeeโคYoung-Sik Kim
์ ์ฝ
๋ณธ ๋ ผ๋ฌธ์์๋ 0.35ฮผm CMOS ๊ณต์ ์ผ๋ก FRS ๋์ญ ๋ฌด์ ๊ธฐ์ฉ ๋ฐ์กํ ์ ํธ๋ฅผ ์ฟผ๋๋ฌ์ณ(Quadrature) ํ์์ผ๋ก ์ถ๋ ฅํ๋ Fractional-N ์์ ๊ณ ์ ๋ฃจํ(PLL) ์ฃผํ์ ํฉ์ฑ๊ธฐ๋ฅผ ์ค๊ณ ๋ฐ ์ ์ํ์๋ค. ์ค๊ณํ ์ฃผํ์ ํฉ์ฑ๊ธฐ์ ์ฃผ์ ๋ธ๋ก์ ์ ์ ์ ์ด ๋ฐ์ง๊ธฐ(VCO), ์ ํ ํํ(CP), ๋ฃจํ ํํฐ(LF), ์์ ์ฃผํ์ ๊ฒ์ถ๊ธฐ(PFD) ๊ทธ๋ฆฌ๊ณ ์ฃผํ์ ๋ถ์ฃผ๊ธฐ์ด๋ค. VCO๋ ์ฐ์ํ ์์์ก์๊ณผ ์ ๋ ฅ ํน์ฑ์ ์ป์ ์ ์๋ LC ๊ณต์ง ๋ฐฉ์์ผ๋ก ์ค๊ณํ๊ณ , CP๋ ์ฐธ์กฐ ์ฃผํ์์ ๋ฐ๋ผ ํํ ์ ๋ฅ๋ฅผ ์กฐ์ ํ ์ ์๋๋ก ์ค๊ณํ์๋ค. ์ฃผํ์ ๋ถ์ฃผ๊ธฐ๋ 16๋ถ์ฃผ์ ์ ์น ๋ถ์ฃผ๊ธฐ์ 3์ฐจ ๋ธํ-์๊ทธ๋ง ๋ชจ๋๋ ์ดํฐ(3rd DSM) ๋ฐฉ์์ Fractional-N ๋ถ์ฃผ๊ธฐ๋ก ์ค๊ณํ์๋ค. LF๋ ์ธ๋ถ์ 3์ฐจ RC ๋ฃจํ ํํฐ๋ก ๊ตฌ์ฑํ์๋ค. ์ธก์ ๊ฒฐ๊ณผ, ์ฃผํ์ ํฉ์ฑ๊ธฐ์ ๋์ ์ฃผํ์ ์์ญ์ ์ต์ 460 MHz์์ ์ต๋ 510 MHz์ด๊ณ , ์ถ๋ ฅ์ ๋ ฅ์ผ๋ก๋ ์ฝ โ3.86 dBm์ ์ป์๋ค. ์ถ๋ ฅ์ ์์์ก์์ 100 Hz offset ์ฃผํ์์์ โ94.8 dBc/Hz์ด๋ฉฐ ์์ ๋ฃจํ ๊ณ ์ฐฉ ์๊ฐ์ ์ฝ 300ฮผs์ด๋ค.
Abstract
This paper reports a fractional-N phase-locked-loop(PLL) frequency synthesizer that is implemented in a 0.35-ฮผm standard CMOS process and generates a quadrature signal for an FRS terminal. The synthesizer consists of a voltage-controlled oscillator(VCO), a charge pump(CP), loop filter(LF), a phase frequency detector(PFD), and a frequency divider. The VCO has been designed with an LC resonant circuit to provide better phase noise and power characteristics, and the CP is designed to be able to adjust the pumping current according to the PFD output. The frequency divider has been designed by a 16-divider pre-scaler and fractional-N divider based on the third delta-sigma modulator(3rd DSM). The LF is a third-order RC filter. The measured results show that the proposed device has a dynamic frequency range of 460๏ฝ510 MHz and -3.86 dBm radio-frequency output power. The phase noise of the output signal is -94.8 dBc/Hz, and the lock-in time is 300 ฮผs.
Key words: Fractional-N, Frequency Synthesizer, PLL, LC VCO, Phase Noise
ใ์ด ์ฐ๊ตฌ๋ 2017๋ ๋ IDEC(๋ฐ๋์ฒด์ค๊ณ๊ต์ก์ผํฐ)์ MPW ํ๋ก๊ทธ๋จ ์ง์์ผ๋ก ์ฐ๊ตฌ๋์์.ใ ํ๋๋ํ๊ต ์ ๋ณดํต์ ๊ณตํ๊ณผ(Department of Information Communication Engineering, Handong University)โคManuscript received September, 22, 2017 ; Revised November, 13, 2017 ; Accepted November, 21, 2017. (ID No. 20170922-100)โคCorresponding Author: Young-Sik Kim (e-mail: [email protected])
Copyright The Korean Institute of Electromagnetic Engineering and Science. All Rights Reserved.
THE JOURNAL OF KOREAN INSTITUTE OF ELECTROMAGNETIC ENGINEERING AND SCIENCE. vol. 28, no. 12, Dec. 2017.
942
์ฑ ๋ฑ์ฌ๋ฌ์ข ๋ฅ๊ฐ์๋ค. ๊ทธ์ค์์๋์์๊ณ ์ ๋ฃจํ(Phase Locked Loop: PLL) ์ฃผํ์ ํฉ์ฑ๊ธฐ๋ ๋น๊ต์ ๊ฐ๋จํ ๊ตฌ์กฐ๋ฅผ ๊ฐ์ง๋ฉฐ ์ ์ ๋ ฅ์ด๊ธฐ ๋๋ฌธ์ ์ผ๋ฐ์ ์ผ๋ก ๊ฐ์ฅ ๋ง์ด ์ฑํ๋๋ ๋ฐฉ์์ด๋ค. ๋ณธ ์ฐ๊ตฌ์์๋ ํด๋ ์ํ ๋ฌด์ ์ ์ ํฉํ UHF FRS ๋์ญ์ ์์ฉํ ์ ์๋ 460 MHz์์ 510 MHz ๋์ญ์ ๊ธฐ์ค์ผ๋ก 0.35ฮผm CMOS ๊ณต์ ์ PLL ์ฃผํ์ ํฉ์ฑ๊ธฐ๋ฅผ ์ค๊ณํ์๋ค. ์ฃผํ์ ํฉ์ฑ๊ธฐ์ ์ฃผ์ํ ํน์ฑ์ ์ ์ ์ ์ด ๋ฐ์ง๊ธฐ(Vol-
tage-Controlled Oscillator: VCO) ์ถ๋ ฅ ์ ํธ์ ์์์ก์, ๊ณ ์ฐฉ ์๊ฐ(lock-in time) ๊ทธ๋ฆฌ๊ณ ์ฃผํ์ ๋ถํด๋ฅ์ด๋ค. ์ด ๋๋ฌธ์ ๋ณธ ์ฐ๊ตฌ์์๋ ์๋์ ์ผ๋ก ๋ค๋ฅธ ๊ตฌ์กฐ๋ณด๋ค ๋์ ์ฃผํ์์์ ์ ์ ์ ๋ฅ ์๋ชจ๋ก ์์ ์ ์ธ ์ถ๋ ฅ์ ์ป์ ์ ์๋LC tank ๊ตฌ์กฐ์ VCO๋ฅผ ์ ํํ์๋ค[1]. ๋ํ FM ๋ณ๋ณต์กฐ๋ฅผ์ํด ๋ ๊ฐ์ ๋ค๋ฅธ ์ ์ ์ ์ด ๋ฐ์ง๊ธฐ์ common mode ์ฐ๊ฒฐ์ ํตํด ๊ฐ๊ฐ 90 ์ ์์์ฐจ๋ฅผ ๊ฐ์ง๋ ๋ฐ์ง๊ธฐ๋ฅผ ์ค๊ณํ๋ค[2]. ์ ํ ํํ(Charge Pump: CP)๋ ์ต์ ํ๋ ๊ณ ์ฐฉ์๊ฐ์ ์ป๊ธฐ ์ํด ํํ ์ ๋ฅ์ ํฌ๊ธฐ๋ฅผ ๊ฐ๋ณํ ์ ์๋๋ก ํ์๊ณ , ์ฃผํ์ ํฉ์ฑ๊ธฐ์ ์ฑ๋ ์ฃผํ์ ๋ถํด๋ฅ์ ๋์ด๊ธฐ ์ํด์ธ๋ถ์ FPGA ๋ณด๋๋ฅผ ์ด์ฉํ์ฌ 3์ฐจ ๋ธํ-์๊ทธ๋ง ๋ชจ๋๋ ์ดํฐ(3rd Delta-Sigma Modulator, 3rd DSM) Fractional-N ๋ถ์ฃผ๊ธฐ๋ฅผ ์ค๊ณํ์ฌ ๊ตฌํํ์๋ค.
โ ก. Fractional-N PLL ์ฃผํ์ ํฉ์ฑ๊ธฐ
2-1 ์ฃผํ์ ํฉ์ฑ๊ธฐ ์ ์ฒด ๊ตฌ์กฐ
๊ทธ๋ฆผ 1์ ๊ตฌํํ Fractional-N PLL ์ฃผํ์ ํฉ์ฑ๊ธฐ์ ์ ์ฒด ๋ธ๋ก๋์ด๋ค. ์ค๊ณํ ์ฃผํ์ ํฉ์ฑ๊ธฐ๋ ์นฉ ๋ด๋ถ์ VCO, CP, ์์ ์ฃผํ์ ๊ฒ์ถ๊ธฐ(Phase Frequency Detector: PFD), ์ ์น ๋ถ์ฃผ๊ธฐ(pre-scaler)์ ์ธ๋ถ์ ๋ฃจํ ํํฐ(Loop Filter: LF)์ Fractional-N ๋ถ์ฃผ๊ธฐ๋ก ๊ตฌ์ฑ๋์ด ์๋ค[3].์ฃผํ์ ํฉ์ฑ๊ธฐ๋ VCO์ ์ถ๋ ฅ ์ ํธ( )๋ฅผ ์์ ์ ์ผ
๋ก ๊ณ ์ ๋ ์ฃผํ์๋ก ๋ด๋ณด๋ด๋ ๊ฒ์ ๋ชฉ์ ์ผ๋ก ํ๋ค. ๊ณ ์ฃผํ ์ถ๋ ฅ ์ ํธ์ธ ๋ ์์์ก์(phase noise)์ ํฌํจํ๊ณ ์๋ค. PLL์ VCO์ ํฌํจ๋ ์์์ก์์ ์ค์ด๊ธฐ ์ํด์ ์์์ RO ์ ํธ()์ ์์๊ณผ ๋๊ธฐํ์ํค๋
ํผ๋๋ฐฑ ๊ตฌ์กฐ๋ก ์ด๋ฃจ์ด์ ธ ์๊ณ , ํผ๋๋ฐฑ ๋ฃจํ๋ก๋ถํฐ ์ป๋๋ฃจํ ์ด๋(loop gain)์ ํตํด ์์์ก์์ ๋ฎ์ถ ์ ์๋ค. ๋ก๋ ์ผ์ ํ ์ฃผํ์๋ฅผ ์์ฑํ๋ ์์ ๋ฐ์ง๊ธฐ(crystal
๊ทธ๋ฆผ 1. Fractional-N PLL ์ฃผํ์ ํฉ์ฑ๊ธฐ ์ ์ฒด ๋ธ๋ก๋Fig. 1. Block diagram of the Fractional-N PLL frequency
synthesizer.
oscillator)์ ์ถ๋ ฅ์ ํธ๋ฅผ ๋ถ์ฃผํ์ฌ ์ฌ์ฉํ๋ฉฐ, PFD๋ฅผ ํตํด์ ์ ์์์ฐจ๋ฅผ ๊ฒ์ถํ๊ณ , CP์ LF๋ฅผ ์ด์ฉํ์ฌ ๋ฅผ ์์ฑํ๋ค.
VCO๋ ์ธ๊ฐ๋ฐ๋ ์ ์ด ์ ์( )์ ํฌ๊ธฐ์ ๋ฐ๋ผ์ ๊ฐ๋ณํ๋ ๋ฅผ ์ถ๋ ฅํ๋ค. ์ถ๋ ฅ๋ ์ ํธ๋ ๊ณ ์ฃผํ ๋ถ์ฃผ๋ฅผ์ํ Pre-scaler์ ์ ์ฃผํ ๋ถ์ฃผ๋ฅผ ์ํ Fractional-N ๋ถ์ฃผ๊ธฐ๋ฅผ ํตํด ๋ถ์ฃผ๋์ด PFD๋ก ์ธ๊ฐ๋๊ณ , ์ธ๋ถ๋ก๋ถํฐ ์ ๋ ฅ๋ฐ๋ ์ ์์์ ๋น๊ตํ๊ฒ ๋๋ค. ๋ ์ธ๋ถ์ ํ๋ก
๊ทธ๋๋ฐ์ด ๊ฐ๋ฅํ Fractional-N ๋ถ์ฃผ๊ธฐ๋ฅผ ํตํด ๋ค์ํ๊ฒK/M ๋ถ์ฃผ๊ฐ ๊ฐ๋ฅํ๋ค. PFD๋ ์ ๋ ฅ๋ฐ์ ๋ ์ ํธ์ ์์์ ๋น๊ตํ๊ณ , ๊ทธ ์ฐจ์ด๋งํผ์ ์ ์์์ด ์ ์์
๋ณด๋ค ๋์ผ๋ฉด UP์ ํด๋นํ๋ ํ์ค ์ ํธ๋ฅผ, ๋ฎ๋ค๋ฉด DOWN์ ํด๋นํ๋ ํ์ค ์ ํธ๋ฅผ ์ถ๋ ฅํ๋ค. CP๋ UPโคDOWN ์ ํธ๋ฅผ ์ ๋ ฅ ๋ฐ์ ๊ฐ ํ์ค ์ ํธ์ ๋๋น์ ๋ฐ๋ผ ์ ํ๋ฅผ๋ฐ๊ฑฐ๋ ๋น๊ฒจ์ฃผ๋ push/pull current ๊ตฌ์กฐ๋ก ์ด๋ฃจ์ด์ ธ ์์ผ๋ฉฐ, ๊ทธ์ ๋ฐ๋ผ ์์ฑ๋๋ ์ ๋ฅ๋ฅผ LF๋ก ๋ด๋ณด๋ธ๋ค. LF๋ ์ ๋ ฅ๋ฐ์ CP์ ์ ๋ฅ๋ฅผ ์ถ์ ํน์ ๋ฐฉ์ถํจ์ผ๋ก์จ ์์น ๋๋ํ๊ฐํ๋ ์ ์์ผ๋ก ๋ณํํ๋ค. VCO๋ LF๋ก๋ถํฐ ์์ฑ๋๋ ์ ์์ ๋ก ์ธ๊ฐ๋ฐ๋๋ค. ์ ์ก์ ์๋ ์ผ์ ํ์ง๋ฅ ์ ์์ ์ธ๊ฐ ๋ฐ์์ผ ํ๊ธฐ ๋๋ฌธ์ LF๋ ๊ณ ์ฃผํ ๋ฐ์ก์ ์ ํธ๋ฅผ ๊ฑธ๋ฌ๋ด๋ 3์ฐจ RC filter๋ก ์ค๊ณ๋์๋ค. ์ ์ ํ ์ค๊ณ๋ ํผ๋๋ฐฑ ๋ฃจํ๊ฐ ์ํ๋์ด ๊ณ ์ฐฉ๋๋ฉด ์ ํ
๋ค๋ฆฌ๋ VCO์ ์ถ๋ ฅ ์ ํธ๋ฅผ ์ง์์ ์ผ๋ก ๋ณด์ํด์ฃผ๋ฉฐ ๊ณ ์ ๋ ์์์ ๊ฐ๊ฒ ํด์ฃผ๊ณ , ๋ฌด์ ํต์ ์์คํ ์์ ํ์๋ก
UHF FRS ๋์ญ CMOS PLL ์ฃผํ์ ํฉ์ฑ๊ธฐ ์ค๊ณ
943
ํ๋ ๊ณ ์ฃผํ์ด๋ฉด์ ์์์ก์์ด ์ ์ ๊นจ๋ํ LO ์ ํธ๋ฅผ์ป์ ์ ์๊ฒ ๋๋ค.
2-2 ์ฃผํ์ ํฉ์ฑ๊ธฐ ๊ตฌ์ฑ์์
2-2-1 ์ ์ ์ ์ด ๋ฐ์ง๊ธฐ(Voltage-Controled Oscillator)
VCO๋ ์ธ๊ฐ๋ฐ๋ ์ ๋ฐ๋ผ ๋น๋ก ํน์ ๋ฐ๋น๋กํ๋
๊ฐ๋ณ ์ฃผํ์๋ฅผ ์ถ๋ ฅํ๋ค. ๋ฌด์ ํต์ ์์คํ ์์ ํ์ํ์ถ๋ ฅ ์ฃผํ์๋ฅผ ์ง์ ์์ฑํ๋ ๋ถ๋ถ์ด๊ธฐ ๋๋ฌธ์ VCO ์ค๊ณ์์ ๊ฐ์ฅ ์ค์ํ ํต์ฌ์ ์ธ ํน์ฑ์ ์์์ก์, ์ ๋ ฅ ์๋ชจ, ์ฃผํ์/์ ์ ์ด๋(KVCO) ๊ทธ๋ฆฌ๊ณ ์ฃผํ์ ์กฐ์ ๋ฒ์์ด๋ค. ๋ณธ ์ฐ๊ตฌ์์๋ ๋ค๋ฅธ ๊ตฌ์กฐ์ ๋นํด ์๋์ ์ผ๋ก ์์์ก์๊ณผ ์ ๋ ฅ ์๋ชจ๊ฐ ์ ์ LC tank ๊ตฌ์กฐ๋ฅผ ์ ํํ๋ค.๋ฅ๋์์์ 1/f ์ก์๊ณผ LC oscillator์ ์์ค์ ์ต์ํ
ํ์ฌ Q-factor๋ฅผ ๋์ด๊ธฐ ์ํด NMOS๋ณด๋ค 1/f ์ก์์ด ์ ์PMOS๋ฅผ ์ฌ์ฉํ์๋ค[4]. ๊ทธ๋ฆผ 2๋ LC tank VCO์ ํ๋ก๋์ด๋ค. ํธ๋์ง์คํฐ M1๊ณผ M2๋ VCO์ ์ ๋ฅ๋ฐ์ด์ด์ค ํ๋ก์ด๋ฉฐ, M3๏ฝM10 ํธ๋์ง์คํฐ๋ VCO์ ๋ฐ์ง ์กฐ๊ฑด์ธ ๋ถ์ฑ์ ํญ(negative resistance)์ ๋ง๋ค์ด์ฃผ๊ธฐ ์ํด ๊ฐ๊ฐ ๋ ๊ฐ์ํธ๋์ง์คํฐ๊ฐ cross-coupled ๊ตฌ์กฐ๋ก์ฐ๊ฒฐ๋์ด์๋ค. ๏ฝ
์ PMOS varactor๋ n-well ์์ p-diffusion์ผ๋ก ๊ตฌ์ฑ๋ p+/n-well junction diode varactor๋ก ์ค๊ณํ๋ค. ๋ํ, Q-factor๋ฅผ ๋์ด๊ธฐ ์ํ์ฌ ์ธ๋ถ์ smd inductor๋ฅผ ์ฐ๊ฒฐํ์ฌ inductance๋ฅผ ์กฐ์ ํ์๋ค. ์ค๊ณ๋ VCO๋ cross-coupled ์ฐ๊ฒฐ๋ ํธ๋์ง์คํฐ๋ฅผ ํตํด ๊ฐ๊ฐ 90ยฐ์ ์์์ฐจ๋ฅผ ๊ฐ์ง๋I-Q ์ ํธ๋ฅผ ์ถ๋ ฅํ๋ฉฐ, ์ถ๋ ฅ ์ฃผํ์๋ ์ (1)์ ๋ฐ๋ผ ์ ํด
๊ทธ๋ฆผ 2. LC tank ์ ์ ์ ์ด ๋ฐ์ง๊ธฐ ํ๋ก๋Fig. 2. Schematic of LC tank voltage-controlled oscillator.
์ง๋ค. ๋ณธ ์ฐ๊ตฌ์ VCO๋ ์ธ๊ฐ๋ฐ๋ ์ ๋ฐ๋ผ 460๋ถํฐ510 MHz์ ์ฃผํ์๋ฅผ ์ถ๋ ฅํ๋๋ก ์ค๊ณํ์๋ค.
(1)
2-2-2 Pre-Scaler ๋ฐ Fractional-N ๋ถ์ฃผ๊ธฐ
VCO ์ถ๋ ฅ ์ ํธ์ ๋์ ์ฃผํ์๋ฅผ ์ ์ดํ ์ ์๋ ๋ฎ์์ฃผํ์๋ก ๋ฎ์ถ๊ธฐ ์ํด Pre-scaler๋ฅผ ์ฌ์ฉํ๋ค. Pre-scaler๋1/16 ๋ถ์ฃผ๋น์ 4๋จ TSPC D-Flip Flop(DFF) ๊ตฌ์กฐ๋ก ์ค๊ณํ์๋ค. ๊ทธ๋ฆผ 3์ Pre-scaler์ ์ฌ์ฉ๋ TSPC DFF์ ํ๋ก๋์ด๋ค. ๋ถ์ฃผ๋ Pre-scaler์ ์ถ๋ ฅ ์ ํธ๋ ์ฃผํ์ ์ ์ด๋ฅผ ์ํด Integer-N ๋๋ Fractional-N ๋ฐฉ์์ ๋ถ์ฃผ๊ธฐ๋ฅผ ์ด์ฉํ์ฌ๋ ํ ๋ฒ ๋ถ์ฃผํ๋ค. ์ฃผ์ด์ง ์ฃผํ์ ๋ถํด๋ฅ์์ Integer-N ๋ถ์ฃผ๊ธฐ๋ ์ ์์ ๋ถ์ฃผ๋น๋ก ์ธํด ์ ์ดํ ์ ์๋ ์ฑ๋ ๋ถํด๋ฅ์ด ๋ฎ๊ธฐ ๋๋ฌธ์ Fractional-N ๋ถ์ฃผ ๋ฐฉ์์ ์ ํํ์์ผ๋ฉฐ, Fractional Spur noise๋ฅผ ์ค์ด๊ธฐ ์ํด 3rd DSM์ ์ค๊ณํ์ฌ Fractional-N ๋ถ์ฃผ๊ธฐ๋ฅผ ์ ์ดํ๋๋ก ํ์๋ค. ์
๊ฐ ๋๊ธฐํ ๋์์ ๋ ๋ ์ ํธ์ ์ฃผํ์์ ๊ด๊ณ๋ ์
(2)์ ๊ฐ์ด ์ ์ํ ์ ์๋ค.
ร ร
ร
ร
ร (2)
์ฌ๊ธฐ์ P๋ Pre-scaler์ ๋ถ์ฃผ๋น์ด๊ณ N์ Fractional-N ๋ถ์ฃผ๊ธฐ์ ์ ์ ๋ถ์ฃผ๋น์ด๋ฉฐ K๋ 3rd DSM์์ ์ ๋ ฅ๋ฐ๋ 14
๊ทธ๋ฆผ 3. TSPC ๊ตฌ์กฐ์ D-Flip FlopFig. 3. TSPC D-Flip Flop.
THE JOURNAL OF KOREAN INSTITUTE OF ELECTROMAGNETIC ENGINEERING AND SCIENCE. vol. 28, no. 12, Dec. 2017.
944
bit์ ๊ฐ์ด๋ค. 3rd DSM์ 0๋ถํฐ 7๊น์ง์ 3 bit์ ๊ฐ์ ๋ถ๊ท์นํ๊ฒ ์ถ๋ ฅํ๋๋ก ์ค๊ณํ์์ผ๋ฉฐ, ์ถ๋ ฅ ๊ฐ์ ํ๊ท ์ K๊ฐ์ 214๋ก ๋๋ ๋ชซ์ 3์ ๋ํ ๊ฐ์ ์๋ ดํ๋๋ก ์ค๊ณํ์๋ค. 3rd DSM Fractional-N ๋ถ์ฃผ๊ธฐ๋ ๋ถ๊ท์นํ ๋ถ์ฃผ๋น๋ฅผ ๊ฐ์ง์ผ๋ก์จ ๋ถ์ฃผ๊ธฐ ์ฃผํ์๊ฐ ์ผ์ ๊ฐ์ ๊ฐ์ ธ spur noise๋ก ๋ ์ค๋ฅด๋ ๊ฒ์ ๋ง๋ ์ญํ ์ ํ๋ค.
2-2-3 ์ฃผํ์ ์์ ๊ฒ์ถ๊ธฐ(Phase Frequency Detector) ๋ฐ ์ ํ ํํ(Charge Pump)
PFD๋ ๊ทธ๋ฆผ 4์ ๊ฐ์ด ๋ ๊ฐ์ DFF, AND ๊ฒ์ดํธ ๊ทธ๋ฆฌ๊ณ ์๊ฐ ์ง์ฐ ๋จ(time delay cell)๋ก ๊ตฌ์ฑ๋์ด ์๋ค. PFD๋ยฑ์ ์์ ์ฐจ์ด๋งํผ ๊ฒ์ถ์ด ๊ฐ๋ฅํ๋ฉฐ, ๊ธฐ์ค ์ฃผํ์์๋ถ์ฃผ๊ธฐ์ ์ถ๋ ฅ ์ ํธ์ธ ๋ฅผ ์ ๋ ฅ๋ฐ์ ๋์ ํธ์ ์์ ์ฐจ์ด์ ๋น๋กํ๋ Duty๋ฅผ ๊ฐ์ง๋ UPโคDOWN ํ์ค ์ ํธ๋ฅผ ์ถ๋ ฅํ๋ค[5].
CP๋ PFD์์ ์ ๋ ฅ ๋ฐ์ ํ์ค์ ํธ์ ๋ฐ๋ผ ์ ํ๋ฅผ ๋ฐ๊ฑฐ๋ ๋น๊ฒจ์ค๋ค. ์ ๋ฅ์ ํฌ๊ธฐ๋ ๊ฐ์ ํตํด ์กฐ์ ํ ์ ์์ผ๋ฉฐ, 100ฮผA๋ก ์ค์ ํ๋ค. CP์์ push/pull ๊ธฐ๋ฅ์์ํํ๋ ์ ๋ฅ์ ๋ ๊ฐ์ ์ ๋ฅ ๊ท ํ์ ์์์ก์ ํน์ฑ์์ํฅ์ ์ค๋ค. ๊ทธ ๋๋ฌธ์ ๊ทธ๋ฆผ 5์ ๊ฐ์ด UP ์ ํธ์DOWN ์ ํธ๋ฅผ ์ ๋ฅ์์ ์ค์์น๋ก ์ญํ ํ๋๋ก ํจ์ผ๋ก์จ๋์ผํ ์ ๋ฅ๋ฅผ ๊ฐ์ ์๊ฐ ๋์ ๋ฐ๊ณ ๋น๊ธธ ์ ์๊ฒ ์ค๊ณํ์๋ค.
2-2-4 ๋ฃจํ ํํฐ(Loop Filter)
๋ณธ ์ฐ๊ตฌ์์๋ 3์ฐจ RC ๋ฃจํ ํํฐ๋ฅผ ์ค๊ณํ์ฌ ์ฌ์ฉํ์๋ค. LF๋ ์ ๋ ฅ ์ก์์ ๋ํด์๋ ์ ์ฃผํ ํต๊ณผ ํํฐ(low pass filter), LPF ์ก์์ ๋ํด์๋ ์ผ์ ๋์ญ ํต๊ณผ ํํฐ
๊ทธ๋ฆผ 4. ์์ ์ฃผํ์ ๊ฒ์ถ๊ธฐ ํ๋ก๋Fig. 4. Schematic of phase frequency detector.
๊ทธ๋ฆผ 5. ์ ํ ํํ ํ๋ก๋Fig. 5. Schematic of charge pump.
(band pass filter) ๊ทธ๋ฆฌ๊ณ VCO ์ก์์ ๋ํด์๋ ๊ณ ์ฃผํํต๊ณผ ํํฐ(high pass filter) ๊ธฐ๋ฅ์ ๊ฐ์ง๋ฉฐ, Fractional-N ๋ถ์ฃผ๊ธฐ์์ ๋ฐ์ํ๋ fractional spur๋ PFD์ ์ํด ๋ฐ์ํ๋ reference spur ๋ฑ์ ์ก์์ ์ต์ํ๊ณ , ๋ฃจํ์ ๋์ญํญ์ ์ ํํ๋ ์ญํ ์ ํ๋ค. LF๋ ๊ทธ๋ฆผ 6๊ณผ ๊ฐ์ ๊ตฌ์กฐ๋ก ์ด๋ฃจ์ด์ ธ ์๋ค.ํํฐ์ ๊ณ์ ๊ฐ๋ค์ PLL ์ฃผํ์ ํฉ์ฑ๊ธฐ์ ํน์ฑ์ ๋ํด
trade-off ๊ด๊ณ์ ์์ผ๋ฉฐ, ๊ฐ ์์์ ํด๋นํ๋ ๊ฐ์ ํ๋ก์RC ์์ ์๋ฅผ๊ณ์ฐํ์ฌ๊ตฌํด์ง๋ค. ์ (3)์์์๊ฐ์๊ตฌํ๋ ๊ณผ์ ์๋ํ๋ธ๋ค. ์ (3)์์ ๋์์๋ง์ง์๋ํ๋ด๋ฉฐ, ๋ ํด ์ฃผํ์์ ์ ๋ก ์ฃผํ์๋ฅผ ๊ฒฐ์ ํ๋ ์์ ์์ด๋ค. ์ด๋ฅผ๊ตฌํ๊ณ ๊ฐ๋ฐฉ๋ฃจํ์ด๋์ธ ๋ฅผ๊ณ์ฐํ์ฌ๋๋จธ์ง์์
์์ธ ๋ฅผ๊ตฌํ๋ฉดํํฐ์์์๊ฐ์๊ตฌํ ์์๋ค. ๋ณธ์ฐ๊ตฌ์์๋ 48 kHz์ ๋ฃจํ ๋์ญํญ(Loop Bandwidth: LBW)๊ณผ65ห์์์๋ง์ง(phase margin)์๊ธฐ์ค์ผ๋ก LF๋ฅผ์ค๊ณํ์๋ค.
๊ทธ๋ฆผ 6. 3์ฐจ ์๋ RC ๋ฃจํ ํํฐFig. 6. 3rd passive RC loop filter.
UHF FRS ๋์ญ CMOS PLL ์ฃผํ์ ํฉ์ฑ๊ธฐ ์ค๊ณ
945
sec tan
โค
โค
tan
ร
tan โค
โค
โค
log (3)
โ ข. ์คํ ๋ฐ ์ธก์ ๊ฒฐ๊ณผ
์ฃผํ์ ํฉ์ฑ๊ธฐ์์ VCO, 16๋ถ์ฃผ Pre-scaler, PFD ๊ทธ๋ฆฌ๊ณ CP๋ 0.35ฮผm CMOS ๊ณต์ ์ผ๋ก ์ ์ํ์๋ค. 3rd DSM Fractional-N ๋ถ์ฃผ๊ธฐ๋ FPGA ๋ณด๋๋ก ๊ตฌํํ์์ผ๋ฉฐ, LF ์นฉ์ธ๋ถ์ 3์ฐจ RC ์๋ ๋ฃจํ ํํฐ๋ก ์ค๊ณํ์๋ค. ๊ทธ๋ฆผ 7๊ณผ8์ ์คํ ๋ฐ ์ธก์ ์ ์ด์ฉํ ์นฉ์ Lay out๊ณผ PCB ๋ณด๋์ด๋ค. PLL ์ฃผํ์ ํฉ์ฑ๊ธฐ์ ์ถ๋ ฅ์ ์คํํธ๋ผ ๋ถ์๊ธฐ๋ก ์ธก์ ํ์๋ค. ์ฐธ์กฐ ์ฃผํ์๋ 900 kHz๋ฅผ ์ฌ์ฉํ๋ค.
VCO๋ ์กฐ์ ๋ฒ์ 0.3 V์์ 2.5 V ์กฐ๊ฑด์์ 460 MHz์์ 510 MHz๊น์ง์ ๋์ ์ฃผํ์ ๋ฒ์๋ฅผ ๊ฐ์ก๋ค. ์ถ๋ ฅ์ ํธ๋ VCO ๋ฒํผ๋ฅผ๊ฑฐ์ณ์ถ๋ ฅ๋์ฐจ๋์ ํธ๋ฅผ๋ฒ๋ฃฌ(balun)์ ํตํด ํฉ์ฑํ์ฌ ์ธก์ ํ์๋ค. ๊ทธ๋ฆผ 9๋ 492 MHz ์ฃผํ์์์ ๊ณ ์ฐฉ๋์์ ๋, 900 kHz์ 20 MHz span์ ์คํํธ๋ผ
๊ทธ๋ฆผ 7. ์นฉ์์์ PLL ์ฃผํ์ ํฉ์ฑ๊ธฐFig. 7. PLL frequency synthesizer of chip.
๊ทธ๋ฆผ 8. PLL ์คํ PCB ๋ณด๋Fig. 8. PLL test PCB board.
(a) 900 kHz span
(b) 20 MHz span
๊ทธ๋ฆผ 9. VCO ์ถ๋ ฅ ์ ํธ ์คํํธ๋ผFig. 9. Spectrum of VCO output signal.
THE JOURNAL OF KOREAN INSTITUTE OF ELECTROMAGNETIC ENGINEERING AND SCIENCE. vol. 28, no. 12, Dec. 2017.
946
์ธก์ ๊ฒฐ๊ณผ๋ฅผ ๋ณด์ฌ์ค๋ค. ์ถ๋ ฅ ์ ํธ์ ์ ๋ ฅ์ 50ฮฉ ๋ถํ์์ โ3.86 dBm์ด๋ฉฐ, LF์ ํํฐ๋ง๊ณผ 3rd DSM์ ํตํ์ฌ frac-tional spur๋ฅผ ๋๋ถ๋ถ ์ ๊ฑฐํ์๊ธฐ ๋๋ฌธ์ โ70 dB ์ดํ์reference spur level์ ๊ฐ์ก๋ค.๊ทธ๋ฆผ 10์ PLL ์ฃผํ์ ํฉ์ฑ๊ธฐ์ ์ถ๋ ฅ์ ํธ๊ฐ ๊ณ ์ฐฉ๋์
์ ๋์ ์์์ก์ ํน์ฑ์ ์ธก์ ํ ๊ฒฐ๊ณผ์ด๋ค. ์์์ก์์100 kHz offset ์ฃผํ์์์ โ94.8 dBc/Hz, 1 MHz offset ์ฃผํ์์์ โ122 dBc/Hz๋ก ์ธก์ ๋์๋ค.๊ทธ๋ฆผ 11์ Fractional-N ๋ถ์ฃผ๊ธฐ๋ฅผ ํ๋ก๊ทธ๋๋ฐํ์ฌ PLL
์ ์ถ๋ ฅ ์ฃผํ์๋ฅผ 463์์ 500 MHz๊น์ง ์ฒ์ดํ์ ๋, ๊ณ ์ฐฉ๋๋ ๋ฐ์ ๊ฑธ๋ฆฌ๋ ์๊ฐ์ ์ค์ค๋ก์ค์ฝํ๋ก ์ธก์ ํ ๊ฒฐ๊ณผ์ด๋ค. PLL์ ๊ณ ์ฐฉ ์๊ฐ์ด ์ฝ 300ฮผs์์ ํ์ธํ ์ ์๋ค.
๊ทธ๋ฆผ 10. ์์์ก์ ํน์ฑFig. 10. Characteristic of phase noise.
๊ทธ๋ฆผ 11. PLL์ ๊ณ ์ฐฉ ์๊ฐFig. 11. Lock-in time of the PLL.
ํ 1. ์๋ฎฌ๋ ์ด์ ๋ฐ ์ค์ธก ํน์ฑTable 1. Characteristic of simulation and measurement.
Simulation MeasuredTech 0.35ฮผm CMOS 0.35ฮผm CMOS
Supply voltage 3.3 V 3.3 VPower consumption 30 mW 37 mW
Frequency range 443๏ฝ532 MHz 460๏ฝ510 MHzReference frequency 1 MHz 900 kHz
Loop bandwidth 100 kHz 48 kHzPhase noise @100 kHz -105 dBc/Hz -94.8 dBc/HzPhase noise @1 MHz -131 dBc/Hz -122 dBc/Hz
Lock-in time 235ฮผs 300ฮผs
ํ 1์ ์ฃผํ์ ํฉ์ฑ๊ธฐ์ ์ฑ๋ฅ๊ฒฐ๊ณผ ์์ฝํ์ด๋ค. ์๋ฎฌ๋ ์ด์ ์ ์ฌ์ฉํ idealํ CMOS ๋ชจ๋ธ์ด RF ํน์ฑ๊ณผ ์ก์ ํน์ฑ์์ ํํํฌํจํ๊ณ ์์ง์๊ธฐ๋๋ฌธ์, ์ค์ธก์์๋ RF ๋ฐ์ก์ ํน์ฑ์ผ๋ก ์ธํ์ฌ ์๋ฎฌ๋ ์ด์ ๊ณผ๋ ๋ค์ ์ฐจ์ด๊ฐ ๋๋๊ฒฐ๊ณผ๋ฅผ ์ป์๋ค. ํ์ง๋ง ์๋ฎฌ๋ ์ด์ ๊ฒฐ๊ณผ์ ํฌ๊ฒ ๋ค๋ฅด์ง์์ ๋ฒ์์์ 100 kHz offset ์ฃผํ์์์ โ90 dBc/Hz ๋ฏธ๋ง์ ์์์ก์ ํน์ฑ์ ์ป์์ผ๋ก์จ ์ค๊ณ ๋ชฉ์ ๊ณผ ๋ถํฉํ๋์์ค์ ๊ฒฐ๊ณผ๋ฅผ ์ฑ๊ณต์ ์ผ๋ก ์ป์์์ ํ์ธํ์๋ค.
โ ฃ. ๊ฒฐ ๋ก
๋ณธ ๋ ผ๋ฌธ์์๋ 0.35ฮผm CMOS ๊ณต์ ์ผ๋ก FRS ๋์ญ ๋ฌด์ ๊ธฐ์ ํ์ฉ ๊ฐ๋ฅํ 460 MHz์์ 510 MHz ๋์ญ์ Frac-tional-N analog PLL ์ฃผํ์ํฉ์ฑ๊ธฐ๋ฅผ์ค๊ณํ์๋ค. ์ค๊ณ๋์ฃผํ์ ํฉ์ฑ๊ธฐ๋ LC ๊ณต์ง ๋ฐฉ์์ coupled VCO๋ฅผ ํตํ์ฌ ์ฐ์ํ phase noise ํน์ฑ์ ๊ฐ์ง quadrature ์ ํธ๋ฅผ ์ถ๋ ฅํ๋ฉฐ, 16๋ถ์ฃผ ์ ์น ๋ถ์ฃผ๊ธฐ, PFD ๊ทธ๋ฆฌ๊ณ CP์ผ๋ก ๊ตฌ์ฑ๋์ด ์๋ค. ๋ํ LF๋ ์นฉ ์ธ๋ถ์ 3์ฐจ RC ๋ฃจํํํฐ๋ก ์ค๊ณํ์ผ๋ฉฐ, 3rd DSM์ํตํ์ฌ 33/34 Fractional-N ๋ถ์ฃผ๊ธฐ๋ฅผ๊ตฌํํ์๋ค. ์ค๊ณ ์ ์ํ ์ฃผํ์ ํฉ์ฑ๊ธฐ์ ์ธก์ ๊ฒฐ๊ณผ, ์ถ๋ ฅ์ ๋ ฅ์ โ3.86 dBm์ด๋ฉฐ, ์์์ก์์ 100 kHz offset ์ฃผํ์์์ โ94.8 dBc/Hz, 1 MHz offset์์ โ122 dBc/Hz์ด๊ณ , 300ฮผs ๊ณ ์ฐฉ์๊ฐ์ ๊ฐ์ก๋ค.์ ์๋ Fractional-N PLL ์ฃผํ์ ํฉ์ฑ๊ธฐ๋ CMOS๋ก ์ง
์ ์ค๊ณ๋์ด ์์ผ๋ฉฐ, ๋น๊ต์ ์ฐ์ํ ์์์ก์ ํน์ฑ์ ๊ฐ์ง๋ฏ๋ก FRS ๋์ญ ๋ฌด์ ํต์ ๊ธฐ๊ธฐ์ ์ฃผํ์ ํฉ์ฑ๊ธฐ๋ก ํ์ฉ
UHF FRS ๋์ญ CMOS PLL ์ฃผํ์ ํฉ์ฑ๊ธฐ ์ค๊ณ
947
ํ๊ธฐ์ ์ ํฉํ ๊ฒ์ด๋ค.
References
[1] W. F. Egan, Frequency Synthesizer by Phase Lock, Wiley Inter-science, 1999.
[2] I. R. Chmas, S. Raman, "Analysis and design of a CMOS phase-tunable injection-coupled LC quadrature VCO(PTIC-QVCO)," IEEE Journal of Solid State Cir-cuits, vol. 44, no. 3, Mar. 2009.
[3] T. A. D. Riley, M. A. Copeland, and T. A. Kwans-niewski, "Delta-sigma modulation in fractional-n fre-quency synthesis," IEEE Journal of Solid-State Cir-
cuits, vol. 28, no. 5, pp. 553-559, May 1993.[4] R. J. Baker, CMOS-Circuit Design, Layout, and Simu-
lation, 2nd Edition, Wiley Inter-science, pp. 551-561, 2008.
[5] S. Sinha, "Design of an integrated CMOS PLL fre-quency synthesizer," in Electrotechnical Conference, 2002. MELECON 2002. 11th Mediterranean, Cairo, May 2002, pp. 220-224.
[6] W. O. Keese, "An analysis and performance evalua-tion of a passive filter design techique for charge pump phase-locked loops," National Semiconductor Applica-tion Note 1001, pp. 3-4, May 1996.
์ด ์ ์ง2016๋ 2์: ํ๋๋ํ๊ต ์ ์ฐ์ ์๊ณตํ๋ถ
(๊ณตํ์ฌ)2016๋ 3์๏ฝํ์ฌ: ํ๋๋ํ๊ต ์ ๋ณดํต์ ๊ณตํ๊ณผ ์์ฌ๊ณผ์
[์ฃผ ๊ด์ฌ๋ถ์ผ] ๋ฌด์ ํต์ ์์คํ , RF/Analog IC ์ค๊ณ, ์ด๊ณ ์ฃผํ ํ๋ก์ค๊ณ
๊น ์ ์1993๋ 2์: ํฌํญ๊ณต๊ณผ๋ํ๊ต ์ ์์ ๊ธฐ๊ณตํ๊ณผ (๊ณตํ์ฌ)
1995๋ 2์: ํฌํญ๊ณต๊ณผ๋ํ๊ต ์ ์์ ๊ธฐ๊ณตํ๊ณผ (๊ณตํ์์ฌ)
1999๋ 2์๏ฝํ์ฌ: ํฌํญ๊ณต๊ณผ๋ํ๊ต ์ ์์ ๊ธฐ๊ณตํ๊ณผ (๊ณตํ๋ฐ์ฌ)
1999๋ 3์๏ฝํ์ฌ: ํ๋๋ํ๊ต ์ ์ฐ์ ์๊ณตํ๋ถ ์ ๊ต์
[์ฃผ ๊ด์ฌ๋ถ์ผ] ์ผ์๋คํธ์ํฌ ๊ฐ๋ฐ, RFID, ๋ฌด์ ์ก์์ ์ฉ RF/ Analog IC ์ค๊ณ, ๋ฌด์ ํต์ ์ฉ ๋ชจ๋ ์ค๊ณ, RF ์ ๋ ฅ์ฆํญ๊ธฐ ๊ฐ๋ฐ