SIMULANDO DESCRIO VHDL NO ALTERA

Considerando que o programa Max+plus II BASELINE da Altera esteja instalado corretamente e que a licena para executar VHDL esteja vlida, execute o programa, como ilustrado na Figura 1.

Figura 1 - Executando Max+plus II BASELINE da Altera.

1. Descrio e Compilao de Circuitos VHDL No menu MAX+plus II, acione a funo Text Editor, como mostrado na Figura 2

Figura 2 - Abrindo o Editor de Texto. Outra opo seria selecionar New no menu File. Neste caso, surge a janela de seleo de tipo de arquivo. Selecione Text Editor file, como ilustrado na Figura 3

Figura 3 - Seleo do Editor de Texto. No editor de texto faa a sua descrio VHDL. Eventualmente, pode-se usar algum modelo j pronto. O uso de modelo muito interessante quando se tem pouca experincia com a estrutura VHDL. Para usar um modelo, selecione VHDL Template no menu Template, como indicado na Figura 4. Na listagem que aparece, escolha o modelo mais adequado a sua aplicao.

Figura 4 - Uso de Modelo.

Faa a sua descrio VHDL. Pode-se observar que o editor coloca cores diferentes para as partes do texto, de acordo com a sua funo. Ao salvar a sua descrio, use o comando Save as do menu File. Na janela que surge, escolha o nome mais adequado, mas de fundamental importncia que se coloque a extenso vhd, como exemplificado na Figura 5.

Figura 5 - Uso da Extenso vhd para salvar Arquivos VHDL.

Quando terminar a descrio VHDL, use o comando Compiler, como indicado na Figura 6. A compilao uma etapa fundamental, assim, para evitar erros desnecessrios, antes de acionar o boto Start da janela que aparece, ative o menu Interfaces como mostrado na Figura 7. A opo VHDL Netlist Writer no deve estar selecionada.

Figura 6 - Acionando o Comando Compiler.

Figura 7 - Opes de Interface do Compilador VHDL para Compilao.

Se o processo terminar com algum erro, identifique-o e corrija-o, pois no possvel prosseguir com erros. No havendo erros, o compilador apresenta a janela ilustrada na Figura 8.

Figura 8 - Resultado da Compilao dos Arquivos VHDL (sem Erro).

A seguir deve-se gerar os arquivos de sada referente descrio j compilada. Acione o boto OK na ultima janela e no menu Interfaces ative a opo VHDL Netlist Writer, conforme sugerido na Figura 9. Pressione o boto Start. No havendo erros, pode-se agora simular descrio VHDL. Pode-se tambm usar esta descrio na forma de um bloco. Isto pode ser feito em um esquemtico buscando o smbolo (bloco) criado.

Figura 9 - Opes de Interface do Compilador VHDL para Gerao de Arquivos de Sada.

2. Simulao de Circuitos VHDL

A partir deste momento, os passos de simulao so exatamente iguais aos usando o esquemtico e, portanto, sero apresentados resumidamente. No menu Max+plus II selecione a opo Waveform Editor. Ir surgir a janela de simulao. Deve-se agora buscar os ns que devero fazer parte da simulao. No menu Node selecione a opo Enter Nodes from SNF.

Na janela que ir surgir, pressione o boto List para listar todos os possveis ns (e pontos) do circuito que podem ser simulados (excitados ou observados). Selecione os ns listados em Available Nodes & Groups e transfira-os para o lado Selected Nodes & Groups pressionando-se o botao =. Aps transferir todos os ns desejados, acione o boto OK. Na janela que ir surgir, coloque a forma de onde desejada para os sinais de entrada. No menu Max+plus II selecione a opo Simulator, e na janela que ir surgir selecione Start. O simulador produzir as formas de onda na sada correspondentes s excitaes dadas.