Xbox TM 360 vs Playstation 3 - · PDF fileHochschule Bremen University of Applied Sciences...

Hochschule BremenUniversity of Applied Sciences

Rechnerstrukturen Labor, Wintersemester 2006/2007

XboxTM

360 vs Playstation R© 3

vorgelegt von:

Birger Martens (128080)

Sven Prüfer (136750)

2. Januar 2007

Prüfer: Professor Dr. Thomas Risse

Inhaltsverzeichnis

1 Einführung 4

2 Aufbau der Architekturen (Pentium R© 4 & IBM R© G5) 52.1 Pentium R© 4 (Modell Willamette) [1] [2] [3] [4] [5] [6] [7] [8] [9] . . . . . . . . . . . 52.2 IBM R© PowerPC 970 G5 [10] [11] [12] [13] [14] [15] [16] [17] . . . . . . . . . . . . . 82.3 Gegenüberstellung der beiden Architekturen [18] [19] [20] [21] . . . . . . . . . . . 122.4 Warum PowerPC 970 statt Pentium R© 4? [22] [23] . . . . . . . . . . . . . . . . . . 14

3 XboxTM

360 (Live) 153.1 Technische Details [24] . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 153.2 Architektur [25] . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 153.3 Prozessor [3] [26] [27] [28] [29] . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 163.4 Gra�kkarte . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17

3.4.1 R520 Chip [30] [31] [32] [33] [34] . . . . . . . . . . . . . . . . . . . . . . . 173.4.2 Xenos R© Chip [28] [35] [36] . . . . . . . . . . . . . . . . . . . . . . . . . . . 18

3.5 Peripherie (XboxTM

360) und Schnittstellen [37] [38] [39] . . . . . . . . . . . . . . 213.6 Betriebssystem [40] . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 233.7 Sicherheitskonzept und Zweckentfremdung [41] [42] [43] . . . . . . . . . . . . . . . 24

4 Playstation R© 3 264.1 Technische Details [44] . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 264.2 Architektur . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 264.3 Prozessor [12] [29] [45] [46] [47] [48] [49] [50] [51] [52] . . . . . . . . . . . . . . . . 264.4 Gra�kkarte [53] . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28

4.4.1 G7x - Chip [54] [55] [56] [57] . . . . . . . . . . . . . . . . . . . . . . . . . . 284.4.2 NVIDIA R© RSX

TM

Chip [58] [59] [60] [61] . . . . . . . . . . . . . . . . . . 294.5 Peripherie (Playstation R© 3) und Schnittstellen [44] . . . . . . . . . . . . . . . . . 294.6 Betriebssystem [62] [63] . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 304.7 Sicherheitskonzept und Zweckentfremdung . . . . . . . . . . . . . . . . . . . . . . 30

5 Kernpunkte des Performancegewinns beider Konsolen 325.1 Xbox

TM

360 [22] [64] [65] [69] . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 325.2 Playstation R© 3 [66] [67] [68] . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35

6 Motivation 376.1 Aus Sicht des Spieleherstellers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 376.2 Aus Sicht des Konsolenherstellers . . . . . . . . . . . . . . . . . . . . . . . . . . . 376.3 Aus Sicht des Spielers/Käufers . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38

7 Fazit 39

8 Literaturverzeichnis 40

9 Anlagen 45

Abbildungsverzeichnis

Tabellenverzeichnis

1 P4 im Vergleich zu G5 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 132 Technische Daten der Xbox

TM

360 [24] . . . . . . . . . . . . . . . . . . . . . . . . 153 Technischer Lieferumfang und Ausstattung der Xbox

TM

360 . . . . . . . . . . . . 214 Entertainment . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 225 Technische Daten der Playstation R© 3 . . . . . . . . . . . . . . . . . . . . . . . . . 266 Technischer Lieferumfang und Ausstattung der Playstation R© 3 . . . . . . . . . . 30

Abbildungsverzeichnis

1 Architektur des Pentium R© 4 [5] . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62 vereinfachte Architekturdarstellung des Pentium R© 4 [6] . . . . . . . . . . . . . . . 73 Architektur des PowerPCs 970 [17] . . . . . . . . . . . . . . . . . . . . . . . . . . 104 Bussystem des IBM R© PowerPC 970 [22] . . . . . . . . . . . . . . . . . . . . . . . 145 Bussystem des Intel R© Pentiums 4 [23] . . . . . . . . . . . . . . . . . . . . . . . . 146 Xbox

TM

360 CPU Xenon [26] . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 167 Xbox

TM

360 GPU Xenos R© [35] . . . . . . . . . . . . . . . . . . . . . . . . . . . . 188 Xenos R© Architektur [36] . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 199 Mod-Chip für eine Xbox

TM

360 [43] . . . . . . . . . . . . . . . . . . . . . . . . . . 2410 Playstation R© 3 CPU Cell Broadband Engine

TM

[45] . . . . . . . . . . . . . . . . . 2711 Playstation R© 3 GPU RSX

TM

[58] . . . . . . . . . . . . . . . . . . . . . . . . . . . 2912 Platine der Xbox

TM

360 [64] . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3213 Bussystem des IBM R© PowerPC 970 [22] . . . . . . . . . . . . . . . . . . . . . . . 3314 Datenaustausch zwischen den Komponenten der Xbox

TM

360 [65] . . . . . . . . . 3415 Busdarstellung der Playstation R© 3 [66] . . . . . . . . . . . . . . . . . . . . . . . . 3516 Kommunikation zwischen GPU, CPU und RAM [67] . . . . . . . . . . . . . . . . 3617 Microsoft Discloses XBOX 360 Architecture [69] . . . . . . . . . . . . . . . . . . . 45

Birger Martens,Sven Prüfer

3 XboxTM


1 Einführung

1 Einführung

In dieser Ausarbeitung geht es um einen Vergleich zwischen den Spielekonsolen Microsoft R©

XboxTM

360 (Live) und Sonys neuer Playstation R© 3. Dabei erhalten Sie zu Beginn eine Über-sicht hinsichtlich der technischen Ausstattung und Informationen zu den Kernkomponenten derKonsolen (Xbox

TM

360 und Playstation R© 3). Es handelt sich hierbei schwerpunktmäÿig jeweilsum die GPU und CPU. Aber auch die Peripherie und Schnittstellen werden begutachtet.Eine kurze Erwähnung des jeweils eingesetzten Betriebssystems wird erfolgen und wir beleuchtenkurz das Sicherheitskonzept der jeweiligen Hersteller.

Nach Begutachtung beider Konsolen werden wir die allgemeine Motivation für die eigentliche Her-stellung von Konsolen betrachten. Hierbei werden auch Spekulationen mit Hilfe unsere Rechercheerfolgen und wir werden die Motivation aus Sicht des Herstellers, des Spiele-Programmierers unddes potentiellen Kunden, sprich Spielers, betrachten.

Zuletzt sei erwähnt, dass Sie alle Quellen für diese Recherche im Anhang �nden. Weiterhin wer-den wir teilweise Datenblätter in Form von Whitepapers der Hardwarehersteller mitliefern, mitdenen Sie, sofern erwünscht, einen noch genaueren Einblick in diese doch weit reichende Thema-tik bekommen können.

Alle aufgeführten Namen, Logos und Slogan sind eingetragende Warenzeichen der jeweiligen Eigentümer und

müssen als dieses anerkannt werden.


4 XboxTM


2 Aufbau der Architekturen (Pentium R© 4 & IBM R© G5)


In den folgenden zwei Kapiteln wird die Architektur des Intel R© Pentiums R© 4 und des IBM R©

PowerPCs 970 (G5) erläutert. Diese Erläuterung ist für die weiteren Abschnitte notwendig, umdie Konsolen besser nachvollziehen zu können.

2.1 Pentium R© 4 (Modell Willamette) [1] [2] [3] [4] [5] [6] [7] [8] [9]

Die Pentium R© 4 [1] Modellreihe von Intel R© Corporation startete im Jahre 2000. Sie ist der Nach-folger der Pentium R© - Pro bis Pentium R© III P6-Core Architektur und die siebte Generation derx86 Architektur. Wir betrachten die ursprüngliche Grundversion des Pentium R© 4 (Willamette),da innerhalb der nächsten sechs Jahre alle weiteren Prozessortypen vom Willamette Modell ausdem Jahre 2000 abstammen.

Intel R© hat mit Einführung der Pentium R© 4 Generation eine komplett überarbeitete Architek-tur ans Licht der Welt gebracht. Sie bezeichnen diese neuartige Architektur als NetBurst

TM

-Architecture [2].

Zum einen unterscheidet sich die NetBurstTM

-Architecture, im Folgenden iNA bezeichnet (i fürIntel R©), von der P6-Core Architektur hinsichtlich der eingesetzten Pipelines. Das neue Pipeline-system besitzt 20 Stufen. Im Vergleich zur P6-Core Architektur waren es damals bei den älterenProzessoren nur 10 Stufen. In der aktuellen Version verwendet Intel R© in seinen Pentium R© 4Prozessoren 31 Pipelinestufen.Intel R© gibt diesem Pipelineverfahren den Namen Hyper-Pipeline

TM

. Diese zeichnet sich insbeson-dere durch das neue Feature Advanced Dynamic Execution aus. Dieses arbeitet nach dem Out-of-Order (OoO) [3] Prinzip und mit einer verbesserten Branch-Prediction-Function, die vorzeitig(bedingte) Sprünge vorhersagen soll bzw. kann. Diese soll, laut Intels Aussage, eine Tre�erquotevon oberhalb 80% haben. Die neue und vergröÿerte Pipeline kann 126 Mikrooperationen haltenfür eine schnellere Wiederverwendung (bei Bedarf) der Operationen [4]. Diese bestehen aus denelementaren Befehlen, wie beispielsweise ADD- oder MUL-Befehlen. Durch die Vergröÿerung derPipeline ist eine Erhöhung der Taktraten möglich. Aber sie bringt nicht nur Vorteile. Ein er-heblicher Nachteil ist, dass die Instruction per cycle (IPC) Rate gering ausfallen muss. Somitkann der Leistungsverlaust bei einem falsch vorhergesagten Sprung im Programm gering gehal-ten werden. Sollte dies nicht der Fall sein, so müssen die Informationen/Daten in der komplettenPipeline bereinigt und danach neu sortiert werden. Dies hat auch den Nachteil, dass eventuell,abhängig vom Auftreten des Sprungs, viele Stalls eingefügt werden müssen. In diesem Momentresultiert ein enormer Performanceverlust. Dies soll jedoch, wie bereits erwähnt, von der neuenund verbesserten Branch-Prediction-Funktion abgewendet werden.

Des Weiteren benutzt die iNA das neue Quad-Pumped-Bus System mit einer Taktung von400MHz.

Aber auch am Cache System hat Intel R© in seiner neuen Generation einiges geändert. Der neueLevel-1-Cache hat eine Gröÿe von gerade einmal 8KByte und besteht im Grunde nur noch ausdem Datenspeicher. Weiterhin gibt es einen neuen (Execution) Trace Cache (siehe Abbildung1). Das Besondere an diesem Cache ist, dass er bereits dekodierte Instruktionen (Mikroinstruk-


5 XboxTM



tionen) beinhaltet. Der Pentium R© 4 dekodiert den x86-Code erst in Mikroinstruktionen. Er istim Stande, rund 12.000 Mikroinstruktionen dekodiert zu halten (Angaben seitens Intel R©). Da-durch muss die CPU nicht mehr beim Ausführen einer neuen Instruktion auf die zeitaufwändigeDekodierung warten bzw. sich damit beschäftigen. Die Ablage der Instruktionen erfolgt bereitssortiert, was eine noch schnellere Ausführung ermöglicht. Zusätzlich legt der Trace Cache dieMikroinstruktionen und dazugehörigen Befehlssprünge in der selben Cache Line ab. Durch diehöhere Hitrate beim Zugri� auf diese Line, ist auch hier ein Performancegewinn zu verzeichnen.

Abbildung 1: Architektur des Pentium R© 4 [5]

Der Level-2-Cache ist 256KB groÿ. Intel R© hat dem L2-Cache ein 256Bit breites Interface zumKern des Prozessors gespendet, der bei einer Kerntaktfrequenz von 1,4GHz eine Transferrate von44,8GB/s erreicht.

Der Pentium R© 4 verfügt über eine Rapid Execution Engine. Diese beinhaltet, dass jeweils dieALUs (Arithmetic Logical Unit) im Chip paarweise vorhanden sind. Mit einem vorgeschaltetenMultiplexer ist es in einem Taktzyklus möglich, zwei Interoperationen durchzuführen.

Insgesamt kann gesagt werden, dass Intel R© weniger Kraft in die Verarbeitung von Integer- undFloating-Operationen investiert hat. Stattdessen hat sich Intel R© auf die SSE R© Technologie kon-


6 XboxTM



zentriert. Die vorhandene Technik wurde für multimediale Anwendungen erweitert. Da die Be-fehlssatzerweiterungen um die des Vorgängers um einiges gröÿer ist, bekam sie die Bezeich-nung SSE R©2. Die Erweiterung umfasst 144 neue Befehle und erlaubt 128Bit breite Integer- undFloating-Point Operationen.

Im Gegensatz zu seinem Vorgänger Pentium R© III verwendet der Intel R© Pentium R© 4 einenSystembustakt von 400MHz statt 133MHz. Es ermöglicht ihm somit, Datentransferraten von2,98GByte/s zu erreichen (Angaben seitens Intel R©).

Die Willamette Modelle starteten mit einer Taktfrequenz von 1,4 und 1,5MHz auf dem Markt.Mittlerweile (Stand: Dezember 2006) hat die neuste Generation eine Taktfrequenz von 3,8GHz(Modell Prescott) erreicht.

Die nachstehende Abbildung zeigt visuell noch einmal den architektonischen Aufbau des Intel R©

Pentium R© 4.

Abbildung 2: vereinfachte Architekturdarstellung des Pentium R© 4 [6]


7 XboxTM



Abbildung 2 zeigt eine stark vereinfachte Architektur des Pentium R© 4. Es handelt sich hierbeiebenfalls um die Abbildung der Willamette Version.Die Pipeline des Systems besteht aus drei Teilen: Dem Front End, einer superskalaren Ausfüh-rungseinheit und einer Retirement Einheit.Die erste Einheit, das Front End, lädt und dekodiert die x86-Befehle/-Instruktionen. Das Beson-dere hierbei ist, dass sie diese in einfache Befehle, die so genannten Mikrooperationen, aufteilt.Der neue Trace Cache [7] speichert nun dynamisch aus dem anliegenden InstruktionenstreamSequenzen der Mikrooperationen.Damit in der groÿen, 20 stu�gen Pipeline rechtzeitig auf Sprünge reagiert werden kann, besitztdie NetBurst

TM

-Architektur eine neue und verbesserte Branch Prediction Einheit, die auf derMikrooperationsebene arbeitet.Eine Vielzahl bereits übersetzter Befehle werden vom Willamette in dem Trace-Cache in derReihenfolge ihres Auftretens abgelegt. Bei dem Trace-Cache handelt es sich um eine Art Ring-Pu�er. Die ältesten Einträge werden von den neuen Instruktionen überschrieben, sofern diesenoch nicht im Trace-Cache vorgefunden wurden.Es gibt einfache und komplexe x86-Instruktionen, die in einzelne Mikrocodes (Mikrooperatio-nen) übersetzt werden. Einfache werden vom �simple decoder� und komplexe Instruktionen vom�complex decoder� decodiert. Der complex decoder arbeitet mit Instruktionen, die eins bis vierMikrocodes entsprechen können. Wenn eine Instruktion für den complex decoder zu aufwendigist, wird diese Instruktion an den microcode instruction sequencer (MIS) übergeben. Dieser zer-legt die Instruktionen in die notwendige Anzahl der Mikrocodes. Wenn bereits eine Instruktionfür den simple decoder zu kompliziert ist, reicht dieser die Instruktion an den komplex decoderoder direkt an den MIS weiter. Der Geschwindigkeitsverlust durch die Zerlegung und Weiterrei-chung der Instruktion an die Decoder wird durch das Pu�ern der bereits zerlegten Instruktionenkompensiert.

Die vorhergesagten Instruktionen werden von der Execution-Unit (Ausführungseinheit) über-nommen und abgearbeitet bzw. ausgeführt.

Da das Holen und Ausführen der x86-Instuktionen aus dem Instruktionscache eine Prozessor-takte kostet, liegt der Zeitgewinn erst darin, wenn der Befehl, die Instruktion, ein weiteres Malausgeführt werden soll. Denn diese dekodierten Instruktionen werden vom Trace Cache gespei-chert. Der Trace Cache ist vierfach assoziativ und kann 12.000 Mikroinstruktionen speichern,was einer Gröÿe von rund 12KByte entspricht. Des Weiteren kann er alle zwei Takte bis zusechs Mikroinstruktionen an die Execution-Unit liefern. Man sieht also, dass der Schwerpunktbei Intel R© nicht in der Fetch-Phase eines Befehls liegt, sondern eher in der Dekodier-Phase derInstruktionen für eine erneute Verwendung.

2.2 IBM R© PowerPC 970 G5 [10] [11] [12] [13] [14] [15] [16] [17]

Der PowerPC 970 [10] (PPC 970) wurde 2002 von IBM eingeführt und ist eher bekannt un-ter dem Namen PowerPC G5 [11]. Zur PowerPC G5 Familie gehören auch noch der PowerPC970FX, PowerPC 970GX und der PowerPC 970MP. Ihr Vorgänger war nicht der G4-Prozessor,sondern der Multi-Chip-Mikroprozessor Power4+ aus dem Hochgeschwindigkeitsrechner-Bereich.

Sie alle besitzen einen 64Bit RISC [12] Mikroprozessor, der vollkommen Codekompatibel zum


8 XboxTM



G4-Prozessor ist. Somit lässt sich ein 32Bit Programmcode immer noch ausführen. Die interneKommunikation (Frontsidebus) erfolgt über eine zweimal 32Bit breite Punkt-zu-Punkt Verbin-dung mit 1GHz. Tatsächlich sind es aber nur 500MHz mit jeweils zwei Datenpakete pro Takt zumArbeitsspeicher (DDR). Damit erreicht er einen Datendurchsatz von 6,4GByte/s Daten zwischendem Prozessor und Arbeitsspeicher. Der PowerPC 970 ist bereits für symmetrische Multiprozes-soren (SMP [13]) ausgelegt.

Zum Vorgänger Power4+ [14] wurde einer der beiden Kerne entfernt. Der Level-2-Cache vonzuvor 1,5MByte wurde auf 512KByte zurückgestuft. Die Level-3-Cache Unterstützung wurdeausgebaut. Der Level-1-Cache, die Registerzahl und die Funktionseinheiten entsprechen demVorgänger Power4+ Prozessor. Hinzu kommt eine erweiterte AltiVec

TM

Einheit die, die Ab-wärtskompatibilität zum G4 Prozessor gewährleistet.Um den Takt des PPC 970 zu steigern, verlängerte IBM R© die Pipeline von bisher 12 auf 16Stufen. Somit besitzt er fast so viele Stufen wie der Pentium R© 4 Willamette (20 Stufen). IBM R©

entwickelte für den PowerPC 970 einen komplett neuen Bus (Punkt-zu-Punkt), der linear mitdem Prozessortakt (1:4) skaliert ist. Die Daten werden über zwei 32Bit Datenleitungen zwischenCPU und RAM ausgetauscht.Bei beispielsweise 1,8GHz kann der Prozessor e�ektiv 3,2GByte/s in jede Richtung versenden,was zusammen 6,4GByte/s beträgt. Der G4+ scha�te lediglich 1,3GByte/s.

Die Basis der Architektur [15] vom PowerPC 970 bildet der Power4+ Prozessor, dessen CPU zweiunabhängige 64Bit Kernen enthält. Die Cores des Power4+ verfügen über je acht Ausführungs-einheiten und sind spekulativ superskalar organisiert. Beide Kerne besitzen einen Level-1-Cache(32KByte) für Daten und einen 64KByte Level-1-Cache für Befehle. Allerdings greifen sie beideauf einen gemeinsamen Level-2-Cache mit 512KByte zu. Dieser L2 besteht aus drei unabhän-gigen Cache-Modulen. Er arbeitet 8-fach assoziativ und besitzt seinen eigenen L2-Controller.Die Bandbreite zwischen dem Level-1 und dem Level-2-Cache beläuft sich auf 100GByte/s. DerLevel-3-Cache (eDRAM) besitzt eine Gröÿe von 32MByte.

Der PowerPC 970 hat allerdings nur eine CPUmit einem Kern. Neu ist die Ausführungseinheit fürSIMD-Befehle, um Multimediaapplikation zu beschleunigen. Diese 128Bit breite SIMD-Einheitist kompatibel zur Multimediaerweiterung AltiVec

TM

und heiÿt vector register �le (VRF) [16]und entspricht der VMX Vektor Ausführungseinheit. Der PPC 970 besitzt wie der Power4+einen 64KByte Level-1-Cache für Befehle (Instruktionen) und einen 32KByte Level-1-Cache fürDaten. Der L2 ist ein 8-facher assoziativer Cache der 512KByte groÿ ist.Die CPU des PowerPC 970 ist mit je zwei Gleitkomma- (FP), zwei Festkomma- (Integer) undzwei Load/Store-Einheiten (Units) ausgestattet.


9 XboxTM



Abbildung 3: Architektur des PowerPCs 970 [17]

Die Architektur des PowerPC G5 ist in Abbildung 3 dargestellt. In der Prefetch Phase werdenDaten und Instruktionen in den Level-2 und Level-1-Cache geladen, bevor sie vom Prozessorangefordert werden. Im 512KByte groÿen Level-2-Cache liegen Befehle und Daten vor. VomLevel-1-Cache gibt es zwei: einen für Befehle (Instruktionen), der 64KByte groÿ ist, und einenDaten-Cache, der 32KByte groÿ ist.

Vom Level-2-Cache aus können die Instruktionen mit einer Geschwindigkeit von 64GByte/s zudem entsprechenden Level-1-Cache (direct-mapped) geladen werden. Zur gleichen Zeit kann der32KByte groÿe Level-1-Cache 8 Datenströme gleichzeitig laden. Dies geschieht gemäÿ write-through, zweiwegeassoziativ.Bis zu 8 Instruktionen können innerhalb eines Taktes vom Level-1-Cache in die Fetch and DecodeEinheit geladen werden. Jede Instruktion wird in kleine Instruktionen aufgeteilt, die sogenanntenSuboperationen. Dadurch erhält der Prozessor mehr Freiraum für die parallele Ausführung undPlanung der Befehle. Dies alles geschieht in der Fetch and Decode Phase.


10 XboxTM



Bevor die Ausführung der Instruktionen in den functional units statt�ndet, werden sie zu fünferGruppen zusammengefasst. Dabei wird die Reihenfolge der Instruktionen, wie sie ankommen,beibehalten. Der PowerPC G5 führt diese Gruppen in die Warteschlange (Issue Queues) derExecution Core, wo sie in die individuellen Instruktionseinheiten aufgesplittet werden. Somitist es möglich, die einzelnen Instruktionen so zu bearbeiten, dass die einzelnen Execution Coresalle bestmöglich ausgelastet sind (out-of-order Prinzip). Nach Beendigung der Abarbeitung derOperationen werden die Instruktionen in ihre ursprüngliche fünfer Gruppe zurückgeführt.Bei der dynamischen Zuordnung der individuellen Instruktionen ist es möglich, bis zu 100 In-struktionen innerhalb des Kernes gleichzeitig und weitere 100 Instruktionen in den weiteren fetch,decode und queue Phasen abzuarbeiten. Dieses spricht für rund 200 Instruktionen, die man inden 12 Prozessoreinheiten direkt verarbeitet.

Die 128-bit Velocity Engine Einheit beschleunigt die Rechenoperationen auf mehrere gleich-zeitig eintre�ende oder zur Verfügung stehende Eingangsdatenströme. Dieses wird auch als SIMDVerarbeitung bezeichnet. Vectorverarbeitungen sind nützlich bei groÿen Datensätzen und anderenrechenbetonten Aufgaben wie zum Beispiel das Rendern eines Videos, Kodierung von Videostre-ams oder Datenverschlüsselung.Die Velocity Engine benutzt die gleichen 162 Instruktionen wie der PowerPC G4. Es ist möglichmehrer Prozesse gleichzeitig auszuführen. Allerdings dürfen die Daten nicht gröÿer als 128Bitsein. Es gibt verschiedene Arten, die 128Bit Velocity Engine aufzuteilen: in vier 32Bit Integer,acht 16Bit Integer, sechzehn 8Bit Integer oder in vier 32Bit Single-Precision �oating-point Ein-heiten.

Der PowerPC G5 besitzt zwei Double-Precision �oating-point Einheiten im Gegensatz zumPowerPC G4, der nur eine hat. Somit lassen sich zwei 64Bit Berechnungen in einem Taktzyklusberechnen.

Die Integer Einheit ist für arithmetisch logische Operationen zuständig wie Addition, Subtrak-tion, Multiplikation und das Vergleichen. Der PowerPC G5 verfügt über zwei Integer Einheiten,die beide simple (wie beispielsweise add und mul) und komplexe (Sprünge) Instruktionen bear-beiten können. Dies hat zur Folge, dass 32Bit und 64Bit Daten verarbeitet werden können. Ineinem Taktzyklus können somit simple 64Bit Integer Berechnungen durchgeführt werden.

Die Load/Store Einheit kümmert sich um das Laden der Daten aus dem Arbeitsspeicher in dieRegister der einzelnen functional units bzw. nach der Abarbeitung werden die neuen Daten vondieser Einheit in den Level-1-Cache, Level-2-Cache oder in den Arbeitsspeicher geschrieben. DerPowerPC G5 verfügt über 2 Load/Store Einheiten.

Das Condition Register (CR) besitzt acht unabhängige 4Bit breite Felder. In ihnen werdenErgebnisse von Berechnungen und Vergleichsoperationen gespeichert. Nachdem eine Instruktionabgearbeitet wurde, gibt es die Möglichkeit, die Ausgangseinheit abzuspeichern, um später aufdiese zu verweisen. Dadurch sind Transaktionen von und zum general purpose register mög-lich. Bedingungen wären: kleiner, gröÿer, gleich und Überlauf. Diese Inhalte werden für bedingteSprungbefehle auf true oder false geprüft.


11 XboxTM



In der Branch prediction Einheit werden Sprungbefehle bearbeitet, um zu bestimmen, wohingesprungen werden soll. Es wird versucht, das Sprungziel bereits vor dem eigenem Gebrauchvorliegen zu haben.

2.3 Gegenüberstellung der beiden Architekturen [18] [19] [20] [21]

Eine Gegenüberstellung der beiden Architekturen ist nicht ganz einfach. Dies wird auf der einenSeite durch die Architektur selbst erschwert, auf der anderen Seite liegen uns keine Informationenvor, wie die Prozessor-Typen bzw. die Benchmark-Messungen ausgeführt und getestet wurden.Sicherlich können wir davon ausgehen, dass jeder der beiden Hersteller eine optimale Instrukti-onskette den Prozessor abarbeiten lieÿ, um die bestmöglichsten Werte zu erreichen.

Der Intel R© Pentium R© 4 ist in erster Linie für multimediale Aufgaben ausgelegt worden. EinIndiz hierfür ist die Erweiterung des SSE R© Befehlssatzes in der Version 2. Durch die Erhöhungder Pipelinestufen hat Intel R© es in den laufenden Jahren gescha�t, hohe Taktraten zu erreichen.Jedoch geht dies zu Lasten des Energieverbrauchs.

Einer der Vorteile, die für die G5 Architektur sprechen, ist, dass sie keine �Altlast� mit sichherumtragen. Die Intel R© bzw. x86-Architektur besteht seit 1978 und wurde seither immer weiterausgebaut. Intel R© hatte damit geworben, dass alle bisherigen auf Intel R© Architektur program-mierten Anwendungen weiterhin laufen werden. Dies sollte durch eine unterstützte Abwärtskom-patibilität gewährleistet werden. Was jedoch nicht in allen Fällen zutre�end war.Es wurden Schnittstellen und Funktionen zur Verfügung gestellt, die im Laufe der Jahre zumso genannten Bottleneck wurden. Mit vielen Tricks hat Intel R© immer wieder versucht, diese zuentschärfen. Meistens, indem Intel R© Techniken vervielfältigt hat, also aufgestockt. Das BesteBeispiel ist die Erhöhung der Pipeline-Stufen bei neueren Modellen. Genau hier kann jetzt derG5 punkten.Seine Geburt war im Jahre 1991. Im Zusammenschluss mit Motorola R©, IBM R© und Apple R© hatteman sich Gedanken gemacht, wie es hinsichtlich der schnellen Entwicklung in den letzten Jahr-zehnten, zukünftig aussehen wird und soll. Sie haben alle alten Wege über Bord geworfen undvon vorne angefangen. Bei dem Bussystem des Pentiums gibt es die Northbridge, die beim Bus-systems des PowerPCs als Modern System Controller (MSC) bezeichnet wird. Dieser Controllerverbindet die gleichen Komponenten wie die Northbridge.Ein weiterer Vorteil des Bussystems des PowerPCs ist die unidirektionale Verbindung zwischenCPU und Arbeitsspeicher. Diese ermöglicht es, gleichzeitig 32Bit Daten zu schreiben und 32BitDaten zu lesen. Im Gegensatz zum Pentium R© besitzt dieser einen 64Bit breiten Front-Side-Bus(FSB) zum Lesen und Schreiben. Der Pentium 4 kann also 3,2GByte/s senden oder empfangen(bei 400MHz FSB). [18]


12 XboxTM



Gerade da sich die Architekturen, insbesondere wegen ihrer Kommunikationswege, so sehr unter-scheiden, ist ein direkter Vergleich nur schwer anzusetzen. In der nachstehenden Tabelle �ndenSie die Daten, die direkt vom Hersteller kommen.

Intel R© Pentium R© 4 (Willamette) IBM R© PowerPC 970 - G5

Erscheinungsdatum: November 2000 Oktober 2002Taktrate: 1,4GHz (1,5GHz) 1,6GHz (2,0GHz)Bustakt: 400MHz 1.000MHz (2 x 500MHz)

Architektur: NetBurstTM

Generation 5

Specials: MMX R©, SSE R© und SSE R©2 AltiVecTM

(VRF)Level-1-Cache: 8KB 64KB (Befehle) / 32KB (Daten)Level-2-Cache: 256KB 512KBBesonderheit: Trace Cache (12KB) Modern System ControllerAdressbus / Datenbus: 32Bit / 64Bit 64Bit / 2 x 32Bit

Tabelle 1: P4 im Vergleich zu G5


13 XboxTM



2.4 Warum PowerPC 970 statt Pentium R© 4? [22] [23]

Die beiden folgenden Abbildungen (Abbildung 4 und Abbildung 5) zeigen das Bussystem desIBMs R© PowerPC 970 und Intel R© Pentiums R© 4. Das System des 970ers baut baumartig den Busauf. Der Modern System Controller (MSC) verbindet die Gra�kkarte, den Arbeitsspeicher unddie CPU(s). Von ihm abwärts, aber auf gleicher Bustaktung, werden die PCI- und die da drunterbe�ndlichen I/O-Schnittstellen angebunden.

Abbildung 4: Bussystem des IBM R© PowerPC970 [22]

Abbildung 5: Bussystem des Intel R© Penti-ums 4 [23]

Das Besondere ist die �abgeschnittene� Hardwarekompatibilität. Im Gegensatz zur Abbildung 5,unterstützt das System von IBM R© beispielsweise keine IDE-UDMA 33 Festplatten mehr, sondernnur noch über Serial ATA ansprechfähige Platten. Der PowerPC unterstützt nur Schnittstellen,die eine gewisse Mindestgeschwindigkeit mitbringen (bspw. Serial ATA HDDs). Hierdurch wirddas System �wartungs- und anpassungsfreundlicher�.Auch die Unterteilung der langsamen Geräte geschieht nicht über eine South- und Northbridge.Beim Pentium R© haben nur diese beiden Controller die Möglichkeit auf den Bus zuzugreifen.

Ein weiterer Grund für die Entscheidung der Verwendung der PowerPC Architektur, der jedochreine Spekulation unsererseits ist, könnte ein Lizenzaspekt sein. Eventuell ist die Kooperationmit IBM R© kostengünstiger für die Konsolenhersteller als die mit Intel R©.


14 XboxTM


3 XboxTM

360 (Live)

3 XboxTM

360 (Live)

Die XboxTM

360 (Live) ist zurzeit die aktuelle Spielekonsole des Herstellers Microsoft R© auf demMarkt. Sie ist der Nachfolger der bereits im Jahr 2002 erschienen Xbox

TM

. Die XboxTM

360(Live) erschien im 1. Quartal 2005 (14. März) und war zu diesem Zeitpunkt die technisch ambesten ausgestattete Konsole auf dem Spielemarkt.

In den folgenden Abschnitten wird die XboxTM

(Live) hinsichtlich ihrer Architektur und Aus-stattung beschrieben.

3.1 Technische Details [24]

Bevor wir in die Details gehen, bekommen Sie kurz einen tabellarischen Überblick hinsichtlichder Ausstattung der Xbox

TM

360 (Live).

Name XboxTM

360 (Live)

Hersteller Microsoft R©

Hauptprozessor IBM R© Custom PowerPC (3,2GHz), 3 Kerne, 2 Threads pro Kern,3 Vector-Einheiten, 1MByte Level-2-Cache

Hauptspeicher Uni�ed Memory ArchitectureGra�kprozessor ATi R© Custom (500MHz), 48 Shader Pipelines,

10MByte eDRAM (256GByte/s)Gra�kspeicher 512MByte GDDR-3 (700MHz)Transferraten Hauptspeicher: 21,6GByte/s

FSB: 21,6GByte/sGra�kspeicher: 22,4GByte/s

Sound Multi-Channel Surround, 256 3D-Audio-KanäleOptisches Laufwerk 12x DVD-ROM, TrayFestplatte 20GByte Wechselfestplatte, 2,5 Zoll1

Tabelle 2: Technische Daten der XboxTM

360 [24]

3.2 Architektur [25]

Microsoft R© hat sich im Vergleich zur damals 2002 erschienenen XboxTM

von Intel R© Prozessorengetrennt und den Weg zur PowerPC-Architektur des Hauses IBM R© gewagt. In den nächstenAbschnitten erfahren Sie die allgemein abgeänderte Version des G5s Prozessors in der Xbox

TM

360.Für detaillierte Informationen der einzelnen Prozessor-Typen möchten wir an dieser Stelle nocheinmal auf externe Informationsblätter und Whitepapers der jeweiligen Hersteller hinweisen.

1Nur im Bundle-Angebot der XboxTM

360 Live Version vorhanden. Ansonsten Nachkauf erforderlich.


15 XboxTM


3 XboxTM

360 (Live)

3.3 Prozessor [3] [26] [27] [28] [29]

Der XboxTM

360 Prozessor basiert auf der PowerPC (Performance optimization with enhancedRISC - Performance Chip) Architektur von IBM R©. Die Xbox

TM

360 bietet drei vollwertige 64BitPowerPC-Kerne, die jeweils mit 3,2GHz, 32KByte Daten- und Befehlscache betrieben werden.Alle drei Prozessoren teilen sich einen gemeinsamen Level-2-Cache mit einer Gesamtgröÿe von1MB. Mit einer 21 stu�gen Pipeline liegt der PowerPC der Xbox

TM

360 unter dem Pentium R©

IV mit 31 Pipeline Stufen (neuste Version des Pentiums 4 - Prescott Modell).

Abbildung 6: XboxTM

360 CPU Xenon [26]

Weiterhin verfügt der PowerPC Prozessor über Teile der G5 Architektur von IBM R©, unter ande-rem den VMX (auch AltiVec

TM

genannt) Befehlssatz. Dieser ist mit dem Befehlssatz von Intel R©

Prozessoren, die SSETM

unterstützen, vergleichbar. Jedoch wurde dieser von ursprünglich 32 Re-gister (PowerPC Version) für die Xbox

TM

auf 128 Register á 128Bit erweitert.

Eine Besonderheit des XboxTM

360 Prozessors ist das Abarbeiten eines Skalarproduktes2 in ei-nem Takt.

Der AltiVecTM

[27] Befehlssatz wurde ursprünglich von der Firma Motorola R© für die SIMD-Einheit [28] entwickelt. Es ist mit dem AltiVec

TM

möglich, gleiche Operationen auf mehrereDatenworte anzuwenden. Hierfür werden mehrere Zahlen in einem Vektor (bis zu acht Elementein einem Vektor) zusammengefasst. Dadurch ist es möglich, eine arithmetische Aufgabe in circa1/8 der ursprünglichen Zeit, im Vergleich zur Einzelwertberechnung, zu berechnen.Eine SIMD-Einheit ermöglicht das schnelle Ausführen gleichartiger Rechenoperationen auf meh-rere gleichzeitig eingehende Datenströme.

Jeder der drei Prozessoren verfügt über die Simultaneous Multithreading Technology (SMT [29]).Dies ermöglicht jedem Prozessor, mittels getrennter Pipelines und zusätzlicher Registersätzen,mehrere Threads simultan auszuführen.

2 ~x · ~y =∑

xiyi


16 XboxTM


3 XboxTM

360 (Live)

Damit ist es für die XboxTM

360 möglich, sechs Threads parallel auszuführen. Dabei ist einThread für die Aufbereitung des Dolby

TM

Digital 5.1 Audio Encoding und ein weiterer für dasBetriebssystem zuständig. Die restlich zur Verfügung stehenden Threads beschäftigen sich mitden physikalischen und geometrischen Operationen.

Das Pipelineprinzip arbeitet nach der Out-of-Order [3] Methode. Mit Hilfe dieser Methode ge-lingt es dem Prozessor, die Befehle auÿerhalb der Programmreihenfolge auszuführen, so dassdie Pipeline möglichst gut ausgelastet ist. Dies wird erreicht, indem er die Programmreihenfolgeselbst bestimmen kann. Jedoch können nur Befehlsfolgen geändert werden, die nicht voneinanderabhängig sind.

Am Ende der Verarbeitungen werden die Instruktionen wieder in die richtige Reihenfolge ge-bracht. Dieses Verfahren ist sehr aufwendig, ermöglicht jedoch eine höhere Performance unde�ektivere Hardware-Ausnutzung für Programmcode, der nicht extra für den Einsatz von meh-reren Prozessorkernen ausgelegt wurde.Obwohl das genannte Verfahren komplex ist, werden alle zukünftigen Prozessoren von Intel R©,AMD R© und IBM R© auch in Zukunft nicht darauf verzichten.

3.4 Gra�kkarte

In diesem Kapitel werden Sie die Eckdaten des eingesetzten �Grundprozessors� von ATi R© in derXbox

TM

360 erfahren und die Modi�kationen des so genannten C1 (Xenos R©) Gra�kprozessorsnachlesen können.

3.4.1 R520 Chip [30] [31] [32] [33] [34]

Die XboxTM

360 verwendet eine GPU des Herstellers ATi R©. Das Modell trägt den Namen C1bzw. Xenos R©. Das Xenos R© Modell basiert auf der ATi R© R520 Architektur. Weitere Informatio-nen zum Xenos R© Chip �nden Sie im Kapitel 3.4.2. Diese Grundarchitektur wird unter anderemauch bei den Desktopmodellen Radeon

TM

X1800 eingesetzt.

Im folgenden Abschnitt erläutern wir die Erweiterungen und Änderungen des Xenos R© Chipsat-zes gegenüber des herkömmlichen R520.

Grundlegende Funktionen und Features des R520 wurden in den Xenos R© portiert. Der R520 ver-fügt über 321 Millionen Transistoren und 16 Pixel-Pipelines. Des Weiteren hat er acht Vertex-Shader Einheiten, sowie 16 Raster-Operation-Processor (ROPs) und Texture Mapping Units(TMUs).

Ein Vertex [30] stellt eine Ecke (Knoten) eines Polygons dar. Für die Darstellung des Knotensbeinhaltet er die Informationen für Farbe, Transparenz und die eigentliche Positionsangabe inForm eines Vektors. Des Weiteren umfasst er die Koordinaten für Texturen. Zwei Vertices (Punk-te) bilden zusammen eine Linie. Für die Darstellung eines Dreiecks werden somit drei Verticesbenötigt.Ein Vertex-Shader [31] ist ein Teil der Rendering-Pipeline [32] einer GPU (Graphic Processor


17 XboxTM


3 XboxTM

360 (Live)

Unit). Dieser ermöglicht mit Hilfe von Vertex-Programmen bzw. Programmiersprachen3, einefreie programmierbare Möglichkeit, Form- und Lichteinfallsänderungen eines Objekts in �Echt-zeit� berechnen zu lassen.

Eine Raster-Operationseinheit (ROPs) wird beim ATi R© R520 Chip zwischen den Pipelines fürVertex / Shader und dem Speicher der abgelegten und aufbereiteten Bildinformationen /-Kachelnverwendet. Dieser hat unter anderem die Aufgabe, Bilddatenmengen im �Rasterprinzip� den an-geschlossenen Komponenten zur Verfügung zu stellen. Eine genauere Erklärung für den Xenos R©

Chip erfolgt im Abschnitt 3.4.2.

Texture Mapping Units (TMUs [34]) sind Einheiten auf einer Gra�kkarte, die für das Platzie-ren einer fertigen Textur auf ein gegebenes Objekt im dreidimensionalen Raum zuständig sind.Dabei berücksichtigt die Einheit bereits die perspektivisch korrekte Darstellung der Textur aufdem Objekt. Hierbei hat eine TMU die weitere Möglichkeit Bitmaps/Texturen frei zu skalieren.

Unter der Rendering-Pipeline, auch Gra�kpipeline genannt, ist der �Weg� von der mathemati-schen Beschreibung einer Szene, eines Objektes, zum gerasterten Bild auf einem Display bzw.Monitor zu verstehen. Hierbei werden Operationen übernommen, wie die Berechnung der Bild-schirmkoordinaten, das Texturieren oder auch das Anti-Aliasing. Bild bzw. 3D-Darstellungen lie-gen als Vertex-Stream vor, die von der Rendering-Pipeline �ausgwertet� und verarbeitet werdenmüssen. Die einzelnen Vertices müssen transformiert werden, damit ein einheitliches Gittermodellvisuell auf dem Monitor abgebildet, bzw. gemappt werden kann. Den Vorgang des Darstellensauf einem Monitor bezeichnet man allgemein als Screen Mapping. Das parallele Ausführen bzw.Transformieren der Vertex-Vektoren (-Daten) ist die Hauptaufgabe der Rendering-Pipeline. DieUmsetzung geschieht auf Hardwareebene und wird generell auf einem Chip realisiert.

3.4.2 Xenos R© Chip [28] [35] [36]

Abbildung 7: XboxTM

360 GPU Xenos R© [35]

Der Xenos R© Chip basiert auf der R520 Architektur von ATi R© (siehe auch 3.4.1). Änderungenwerden in der Abbildung 8 Architektur dargestellt und nachfolgend erläutert.

3Ein Beispiel für solch eine Programmiersprache ist RenderMan [33].


18 XboxTM


3 XboxTM

360 (Live)

Abbildung 8: Xenos R© Architektur [36]

In der Memory Hub erfolgt die Speicherverwaltung bzw. Zuweisung. Die GPU muss sich mit derCPU den 512MB GDDR3 Hauptspeicher teilen, der als Uni�ed Memory Architecture (UMA)organisiert ist. Der Speicher ist mit 700MHz getaktet. Der Hauptspeicher ist in zwei 64Bit Blö-cken aufgeteilt, dass ein gesamtes 128Bit Speicherinterface ergibt. Dieses ist mit dem Gra�kchipverbunden. Die Speicherbandbreite zwischen dem Xenos R© Gra�kchip und dem Hauptspeicherbeträgt 22,4GB/s.Neben den GPU Daten liegen unter anderem auch die Texturdaten für die GPU im Hauptspei-cher bereit.Ein besonderes Feature des Xenos R© Chips ist die �Memexport� Funktion. Mittels dieser kanndie GPU Vektordaten direkt in den Hauptspeicher schreiben bzw. lesen.

Die insgesamt drei Shader-Pipelines der GPU können sowohl für Pixel-Shader als auch für Vertex-Shader Operationen genutzt werden. Eine klare Abtrennung ist seitens ATi R© nicht vorgesehen.Somit sind sie eine Art von Allzweck-Shader-Pipelines.Jede dieser Pipelines verfügt über 16 ALUs (Arithmetic Logical Unit) für die Shader-Operationen.


19 XboxTM


3 XboxTM

360 (Live)

Die Unterscheidung der Shader-Operation (Pixelshader, Vertexshader) wird mit Hilfe der beidenShader-Interpreter vorgenommen.Für eine optimale Auslastung der Shader-Pipelines ist die Einheit Vertex Grouper zuständig.Diese Hardwarelösung ermöglicht eine ausgeglichene Auslastung der Pipelines.

Weiterhin besitzt jede Pipeline ein SIMD-Array [28]. Dieses ermöglicht das schnelle Ausführengleichartiger Rechenoperationen auf mehrere gleichzeitig eingehende Datenströme.

ATi R© hat der Xenos R© einen eDRAM (embedded DRAM) von 10MB gegeben. Es ist nur mög-lich, mindestens 2x Anti-Aliasing (AA) auf Texturen und Objekte anzuwenden. Ein 4xAA istoptional. Bereits bei 2x Anti-Aliasing in einer Au�ösung von 720p (1280x720px) benötigt maneinen 14MB groÿen RAM. Damit Objekte mit 2x Anti-Aliasing bzw. 4x genutzt werden können,teilt der Xenos R© die Daten in Kacheln, in so genannte Tiles auf. AA-Operationen die auf einemObjekt angewendet werden, die gröÿer als 10MB (10MB eDRAM) sind, können nicht in einemSchritt durchgeführt werden. Daher wird das Gesamtergebnis der Berechnungen in Teilergebnissezerlegt und diese werden im Hauptspeicher abgelegt. Der fehlende Tile des Gesamtobjektes wirdim nächsten Schritt abgearbeitet. Nun erfolgt die Zusammensetzung der berechneten Tiles imHauptspeicher, sodass die einzelnen Tiles das ursprüngliche Gesamtmodel ergeben. Diese Auf-gaben übernimmt die so genannte Z-Operation, die vom Z-Alpha-Stencil Prozessor ausgeführtwird. An dieser Stelle wollen wir eine kleine Korrektur vornehmen. Die 10MB eDRAM sind imZ-Alpha-Prozessor eingebettet.

ATi R© gruppiert die Komponenten des Shader-Cores und der Uni�ed Shader Architecture (dieMöglichkeit, in einer Pipeline zwei Shader-Typen laufen zu lassen - Vertex- und Pixel-Shader)als Parent-DIE. Der Z-Alpha-Stencil Prozessors und dessen embbeded DRAM wird unter demBegri� Daugther-DIE zusammen gefasst.


20 XboxTM


3 XboxTM

360 (Live)

3.5 Peripherie (XboxTM

360) und Schnittstellen [37] [38] [39]

Die XboxTM

360 gab es zum damaligen Kaufstart in zwei Varianten. Zum einen in der Core Lineund zum Anderen in der Live-Version. Microsoft R© setzt einen Preisunterschied von 100 e gesetzt.

Wir möchten an dieser Stelle eine tabellarische Übersicht der beiden Varianten liefern. Hierbeiunterscheiden wir kurz unter den Kategorien Lieferumfang und Entertainment System. Danach�nden Sie weitere Informationen vor, die sich mit zusätzlich zu erwerbenden Peripheriekompo-nenten beschäftigt.

XboxTM

360 Konsole (Core Version) XboxTM

360 Konsole (Premium)

Kabelgebundener Controller Wireless ControllerNetzteil NetzteilHandbuch HandbuchScart-Adapter Scart-AdapterComposite-AV-Kabel Komponenten-HD-AV-Kabel- 20 GB Festplatte

- XboxTM

Live Headset- Ethernet Kabel- Mini-Fernbedienung

Tabelle 3: Technischer Lieferumfang und Ausstattung der XboxTM

360


21 XboxTM


3 XboxTM

360 (Live)

XboxTM

360 Konsole(Core Version)

XboxTM

360 Konsole(Premium)

XboxTM

360 Spiele spielen Ja JaDVD- und CD-Wiedergabe Ja JaMusik über externen MP3-Player Ja JaBilder einer externen Digitalkamera be-trachten

Ja Ja

Bilder und Musik von einem WindowsXP-PC betrachten

Ja Ja

Kindersicherung Ja JaErweiterte MöglichkeitenBis zu vier drahtlose Controller Ja JaAbwärtskompatibilität zur Xbox Nein JaSpielstände und Inhalte speichern Nein JaXbox Live Gold Nein Ja (1 Testmonat)kostenloses Xbox Live Silber Nein JaVoice Chat über Xbox Live Nein Ja

Tabelle 4: Entertainment

Wie aus den Tabellen 3 und 4 bereits ersichtlich ist, gibt es gravierende Unterschiede zwischenden beiden Xbox

TM

360 Konsolen. Sowohl die technische Ausstattung als auch die Servicedienst-leistungen unterscheiden sich erheblich.Wir werden nun einige der wichtigsten Komponenten genauer betrachten.

Die XboxTM

360 versucht bei allen Komponenten die aktuellste Technik einzusetzen bzw. zuverwenden. Dies sieht man gerade bei der Core Version des Paketes. Alle, bis auf das Video-Kabel sind über schnelle Schnittstellen umgesetzt. Es ist möglich, über einen kabelgebundenenoder über einen WLAN Kontroller zu spielen. Der WLAN Kontroller benötigt allerdings einenWLAN Adapter (in der Core Version), der über einen der freien USB Ports angeschlossen wer-den muss. Die Premium-Version besitzt intern einen vierten USB Anschluss. An diesem ist dasinterne WLAN-Modul angeschlossen. Es können maximal vier WLAN Kontroller (Gamepads)angeschlossen werden, wobei WLAN Kontroller eine höhere Priorität im Gegensatz zu der ka-belgebundenen Variante haben.

Die XboxTM

360 besitzt insgesamt drei USB 2.0 Ports (nach Auÿen). Diese haben eine Über-tragungsrate von 480MBit/s. Die Verwendung von anderen, insbesondere älteren Schnittstellen,hierunter fällt auch USB 1.0/1.1 (11MBit/s), wird nicht unterstützt.

Für den Anschluss an ein TV-Gerät hat der Hersteller zwei Anschlussmöglichkeiten vorgesehen.Zum einen über den analogen Scart-Anschluss und zum Anderen wird HDTV als Ausgabe an-geboten.HDTV wird mit 720p (1280 x 720pixel) Vollbild oder mit 1080i (1920 x 1080pixel) als Halb-bilder unterstützt. Das mitgelieferte VGA-HD-AV-Kabel ermöglicht den Anschluss an einemPC-Monitor oder Beamer mit einer Au�ösung bis zu 720p bzw. 1080i.


22 XboxTM


3 XboxTM

360 (Live)

Des Weiteren verfügt die XboxTM

360 über eine 10/100Base-TX Netzwerkkarte. Dies ermöglichtden Zugang ins Internet über beispielsweise DSL.

Die mitgelieferte 20GB groÿe Festplatte in der Premium-Version der XboxTM

360 wird über einenSATA-Anschluss angesprochen. Von diesen 20GB können jedoch lediglich 14GB genutzt werden.Die restlichen 6GB werden vom System reserviert, das zum einem das Betriebssystem enthältund zum anderen eine Emulatiossoftware für die Wiedergabe von älteren Xbox

TM

Spielen auf derneuen XBox

TM

360 ermöglicht. Aber auch Systemupdates [38] werden auf dieser versteckten undnicht einsehbaren Partition hinterlegt. Genauere Informationen behält sich Microsoft R© vor. Aberauch die Pro�ldaten des Spielers und das Xbox R© Live-Pro�l werden auf der Festplatte hinterlegt.Mit dem Anschluss ans Internet kann sich der Benutzer über den Microsoft R© Marktplatz Trailer,Demos, Musik und Videos herunterladen und auf der Festplatte abspeichern.

Der Spieler hat in der Core Version lediglich die Möglichkeit, seine Spielstände und das XboxTM

360 Live-Pro�l auf einer 64MB groÿen Speicherkarte abzuspeichern. Gröÿere Speicherkarten sinderhältlich. Aber auch MP3s könnten gespeichert und abgespielt werden. Dieser Stick muss jedochseparat erworben werden. Die Xbox

TM

360 bietet zwei Anschlussmöglichkeiten für die Memory-Units.

Das interne DVD-Laufwerk ist ein 12x SATA Laufwerk aus dem Hause Hitachi R©4 oder Toshiba-Samsung R©5. Es unterstützt Double-Layer DVDs (DVD±RW), CD-R und CR-RWs. Jedes derbeiden Laufwerke verfügt über eine spezielle Firmware, die das Erkennen von Kopien ermögli-chen soll. Eine Erweiterung bietet Microsoft R© seit September 2006 an. Es handelt sich hierbeium ein HD-DVD-Laufwerk für rund 133 e. Dieses wird ebenso, wie die anderen Peripheriegeräte,über einen der USB Ports betrieben.

Alle weiteren Peripheriegeräte werden ebenfalls über einen der zur Verfügung stehenden USBAnschlüsse angeschlossen.

3.6 Betriebssystem [40]

Die XboxTM

360 (Live) verwendet eine abgeänderte Version von Windows R© 2000. Hausintern(bei Microsoft R©) wurde die Version weitestgehend so verändert, dass man es als Xbox

TM

360OS [40] bezeichnet. Das System wurde auf der einen Seite soweit abgespeckt, dass nur die vor-gesehenen Hardwarekomponenten betrieben werden können. Auf der anderen Seite jedoch umFunktionalitäten erweitert, die der Windows R© XP Media Center Edition

TM

ähneln. Das Betriebs-system be�ndet sich in der bereits genannten versteckten Partition der Festplatte, siehe auch 3.5.Microsoft R© behält sich jedoch konkrete Details vor.

Die Vermutung, dass es sich um eine erweiterte Windows R© 2000 Version [40] handeln muss, be-stätigt sich dadurch, dass Windows R©-Versionen bis NT 4.0 keine IBM R© PowerPC G5 Architektur

4H-L Data Storage5Modell DVD-ROM DRIVE Model TS-943 [39]


23 XboxTM


3 XboxTM

360 (Live)

unterstützen. Weitere Vermutungen für den Einsatz von Windows R© 2000 können unter folgendenLink http://www.windowsfordevices.com/news/NS3988467635.html nachgelesen werden.

3.7 Sicherheitskonzept und Zweckentfremdung [41] [42] [43]

Microsoft R© versucht, mit einigen Ra�nessen die Benutzer davon abzuhalten, ihr System für an-dere Anwendungen zu entfremden. Wie bereits bei der Vorgängerversion Xbox

TM

arbeitet dasneue System mit einem speziellen Chip auf der Platine, der das Überwachungsorgan für Soft-und Hardware darstellt.

Mit Hilfe des speziellen BIOS und der integrierten Treiber überprüft der Chip, ob die ange-schlossene Hardware auch berechtigt ist, vom System angesprochen und ausgeführt zu werden.Des Weiteren müssen beispielsweise die Geräte besondere Ausleseverfahren unterstützen, die un-ter anderem es ermöglichen müssen, Ländercodes oder Adults-Checks durchzuführen. Bei denAdults-Checks handelt es sich seitens des Spieleherstellers um eine empfohlende Altersfreiga-be. Die Funktion erlaubt das Eltern ihren Kindern das Spielen von nicht jugendfreien Spielenverwehrt. Aber auch das Auslesen bestimmter DVD-Sektoren6 muss unterstützt werden. Ein han-delsüblicher DVD-/CD-Brenner kann diese Sektoren nicht kopieren. Der Chip fragt diese Datenzu Beginn des Abspielens eines Datenträgers ab. Sollte ein anderes optisches Laufwerk nun ein-gesetzt worden sein, so würde dieser mit der Anfrage nichts anfangen können und entweder garnichts oder fehlerhafte Daten zurücksenden. Der Chip würde das Abspielen des Datenträgerssomit verweigern.

Mit einem so genannten Mod-Chip lässt sich die Überprüfung aussetzen. Man bezeichnet diesesVorgehen als Mod-Hack [42].

Abbildung 9: Mod-Chip für eine XboxTM

360 [43]

Microsoft R© hat seine XboxTM

360 bereits aus technischer Sicht für HD-TV ausgelegt. In derersten Version waren, bis auf das mitgelieferte AVI-HD-TV Kabel, keine weitere Komponentefür das Abspielen von HD Daten vorhanden. Seit September 2006 wird für umgerechnet 133 eein externes High De�nition (HD) ROM Laufwerk von Microsoft R© angeboten.

6Weitere Informationen hierzu HackInfo [41]


24 XboxTM


http://www.windowsfordevices.com/news/NS3988467635.html

3 XboxTM

360 (Live)

Das Besondere an diesem Angebot ist, dass es im Vergleich gegenüber eines handelsübliches HDROM Laufwerk für einen IBM R©-PC, welches ab 500 e zu erwerben ist, unter dem Marktwertverkauft wird. Microsoft R© versucht mit diesem niedrigen Preis, die Technik zu fördern. Das Lauf-werk von Microsoft R© ist mit einem IBM R© PC nicht kompatibel. Jedoch ist bereits nach kurzerZeit ein open-source Treiber erschienen, der die Verwendung in einem PC ermöglicht.Laut ersten Berichten im Internet konnte bestätigt werden, dass der Betrieb an einemMacintosh R©

ohne Modi�kation betrieben werden kann.


25 XboxTM


4 Playstation R© 3

4 Playstation R© 3

Die Playstation R© 3 ist zurzeit die aktuelle Spiele-Konsole des Herstellers Sony R© auf dem Markt.Sie ist der Nachfolger der bereits im Jahr 2000 erschienen Playstation R© 2. Die Playstation R© 3erschien am 11. November 2006 in Japan und ist die technisch am besten ausgestattete Konsoleauf dem Spielemarkt. Einführungen auf dem amerikanischen und europäischen Markt sind am17. November 2006 bzw. 31. März 2007 vorgesehen.In den folgenden Abschnitten wird die Playstation R© 3 hinsichtlich ihrer Architektur und Aus-stattung beschrieben.

4.1 Technische Details [44]

Bevor wir in die Details gehen, bekommen Sie kurz einen tabellarischen Überblick hinsichtlichder Ausstattung der Playstation R© 3.

Name Playstation R© 3

Hersteller Sony R©

Hauptprozessor Cell Broadband EngineTM

(3,2GHz), 1 VMX Vector Unit,8 x SPU mit jeweils 256KByte SRAM und einemgemeinsamen 512Byte Level-2-Cache

Hauptspeicher 256MByte XDR R© DRAM (8 x 400MHz)

Gra�kprozessor nVidia R© RSXTM

(550MHz), 128-Bit-RenderingGra�kspeicher 256MByte GDDR-3 (700MHz)Transferraten Hauptspeicher: 25,6GByte/s

FSB: 35GByte/sGra�kspeicher: 22,4GByte/s

Sound AC-3, Digital Theatre Sound (DTS) , LPCM7

Optisches Laufwerk BD-ROM, Slot-InFestplatte Optional, Slot für 2,5-Zoll-Festplatte

Tabelle 5: Technische Daten der Playstation R© 3

4.2 Architektur

Die Architektur baut, wie auch die der XboxTM

360, auf einen PowerPC auf. Sony R© verwendethierbei die G5 Generation, 970 kompatibler Kern von IBM R© Cell Prozessor. Die genauerenSpezi�kation bzw. detaillierter Informationen erhalten Sie in den nächsten Abschnitten.

4.3 Prozessor [12] [29] [45] [46] [47] [48] [49] [50] [51] [52]

Sony R© verwendete in seiner vorhergehenden Spielekonsole Playstation R© 2 eine eigens entworfe-ne CPU mit der so genannten Emotion Engine

TM

. Diese basierte auf einer erweiterten MIPS-Architektur. Eine damalige Besonderheit der CPU waren die beiden Vektorprozessoren. Diesekonnten frei programmiert werden. Hiermit konnten unter anderem Berechnungen durchgeführtwerden, die eigentlich in einer GPU stattfanden (bspw. die Vertex- Shader Berechnungen).7Linear Phase Code Modulation


26 XboxTM


4 Playstation R© 3

Abbildung 10: Playstation R© 3 CPU Cell Broadband EngineTM

[45]

Die MIPS-Architektur [47] ist eine RISC-Architektur. Ein Befehl wird in mehrern Stufen in ei-ner Pipeline abgearbeitet. Somit ist es möglich, dass verschiedenen Befehle in der Pipeline (proPipelinestufe ein Befehl) sein können. Es könnte vorkommen, dass ein nachfolgender Befehl aufdas Ergebnis eines vorherigen Befehls warten muss, da dieser noch nicht abgearbeitet wurde. Indiesem Fall muss der wartende Befehl angehalten werden, bis das Ergebnis des Vorgängers zurVerfügung steht. Dieses Sperren wird durch Locks/Stalls erreicht. Kon�ikte können sein: Daten-abhängigkeiten, Struktur- (/Ressourcen-)Kon�ikte oder Steuer�usskon�ikte.Bei der MIPS-Architektur wird auf solches Sperren verzichtet, da vom Assemblersprachenpro-grammierer oder Compiler entsprechende Maÿnahmen für die Umsortierung oder Einfügung vonNOPs verlangt wird. Die Architektur kann hierdurch einfach gehalten werden.

Unter der RISC-Architektur [12] versteht man ein Prozessordesign, das mit einem reduzierten Be-fehlssatz ausgestattet ist. Der Nachteil eines reduzierten Befehlssatzes ist, dass komplexe Befehlenicht möglich sind. Der Vorteil einer RISC-Architektur besteht darin, dass einfachere Befehle miteinem recht niedrigen Dekodieraufwand zu schnelleren Prozessoren führen. Ein weiterer Vorteilfür diese Architektur liegt in der Handhabung von Interrupts. Wegen der kurzen Befehle ist dieVerzögerungszeit von Unterbrechungen sehr gering bzw. die Wartezeit, bis die Unterbrechungbearbeitet werden kann.

Die CPU der Playstation R© 3 ist, wie bereits erwähnt, ein Cell Dual Prozessor Kern mit 3,2GHzaus dem Hause IBM R©. Er trägt den Namen Cell Broadband Engine

TM

. Seine Besonderheitenbestehen darin, dass er aus einem Power Processor Element (PPE, General Purpose CPU), sie-ben aktiven Synergistic Processing Elements (SPE) und einem Element Interconnect Bus (EIB)besteht.

Die PPE besteht aus dem 970er kompatiblen PowerPC Kern (64Bit PowerPC), hat zwei SMTEinheiten, besitzt jeweils einen 32KB groÿen Level-1-Instruktionen- und Daten-Cache sowie einen512KB groÿen Level-2-Cache. Des Weiteren verfügt die PPE über eine VMX Einheit [48].

Jede SPE Einheit verfügt über einen Memory Flow Controller (MFC), eine Synergistic Proces-sing Unit (SPU), einen 128 x 128Bit groÿes Register-File und 256KB lokalen Speicher (local


27 XboxTM


4 Playstation R© 3

store).

Die Simultaneous Multithreading (SMT [29]) Technology ermöglicht dem Prozessor, mittels ge-trennter Pipelines und zusätzlicher Registersätze, mehrere Threads parallel auszuführen.

Der EIB [49] verbindet SPEs, PPE, Memory Controller und I/O-Controller untereinander.

SPU [50] ist ein RISC-Kern mit 128Bit SIMD-Architektur. SIMD ist ursprünglich eine Architek-tur für Groÿrechner bzw. Supercomputer. Eine SIMD-Einheit ermöglicht das schnelle Ausführengleichartiger Rechenoperationen auf mehreren gleichzeitig eingehenden Datenströmen.

Der Controller der MFC [51] besteht aus einem DMA-Controller, der MMU und einem Bus-Interface.

Die Memory Management Unit (MMU [52]) ist die Speicherverwaltungseinheit des Microprozes-sors. Sie ermöglicht den Zugri� auf 252 virtuelle und 232 physikalische Adressen für Daten und Be-fehle und kontrolliert den Daten- bzw. Befehls�uss zwischen Load-/Store-Unit bzw. Instruction-Unit und den L1-Caches. Hierfür übersetzt die MMU in der Instruction- bzw. Load-/Store-Einheitdie berechneten, virtuellen Adressen in physikalische für den Speicherzugri�.

4.4 Gra�kkarte [53]

Die Playstation R© 3 verwendet eine extra von nVidia R© Coperation angefertigte Gra�kkarte. Sieträgt die Bezeichnung NVIDIA R© RSX

TM

[53] (�Reality Synthesizer�). Die GPU läuft mit einemTakt von 550MHz.

4.4.1 G7x - Chip [54] [55] [56] [57]

Da die recherchierten Daten mit den verfügbar stehenden Standardmodellen der GeForce R© 7Reihe nicht übereinstimmen, können wir keine konkrete Aussage tre�en. nVidia R© behält sich,wie auch ATi R© bei der Xbox

TM

360, die genaueren Informationen vor. Daher werden �Mittelwer-te� der G7x genommen und mit den aktuellen Daten des RSX

TM

-Chips verglichen.

Die GeForceTM

7 gibt es in der kleinsten Variante mit einer Chiptaktung von 350MHz und einerSpeichertaktung von 550MHz bei 128MB DDR (32/64Bit) Speicher. Das gröÿte Modell dieserSerie hat einen Chiptakt von 650MHz, einen Speichertakt von 1600MHz bei 512MB GDDR3Speicher (256Bit). Im Grunde kann gesagt werden, dass eine GeForce

TM

7 rund 256/512MB GD-DR3 Speicher (256Bit), einem Chiptakt von 450-500MHz und einem Speichertakt von 1200MHzbesitzt [54] [55].Ein zu niedriger Speichertakt würde die Leistung des Gra�kprozessors ausbremsen. Je schnellerder Speichertakt ist, desto schneller kann der Gra�kprozessor die Daten weiter geben und neueBerechnungen durchführen.

Alle Karten unterstützen zu 100% Microsoft R© DirectX R© 9.0c und OpenGL 2.0.


28 XboxTM


4 Playstation R© 3

Die GeForceTM

7 Reihe8 benutzt die nVidia R© CineFX R© 4.0 Shading-Architektur. Diese unter-stützt Vertex und Pixel Shader 3.0. Des Weiteren unterstützt die CineFX R© Architektur dieGleitkommaberechnung im 16- und 32-Bit Modus.Weitere Informationen sehen Sie bitte unter dem Link CineFX R© [57].

4.4.2 NVIDIA R© RSXTM

Chip [58] [59] [60] [61]

Die Angaben hierzu sind zurzeit teilweise schwammig oder ungenau bzw. unterschiedlich. Dadie Konsole noch recht neu auf dem Markt ist, Sony R© bisher noch keine Daten geben hat undsich nVidia R© ebenfalls mit den technischen Spezi�kationen zurückhält, werden wir lediglich dietechnischen Daten nennen.

Abbildung 11: Playstation R© 3 GPU RSXTM

[58]

Die Anbindung zu den eigenen 256MB GDDR3-VRAM beseht mit einer 700MHz Taktung.

Der RSXTM

[60] Chip unterstützt Vertex- und Pixelshader der aktuell dritten Generation. Jedochmuss erwähnt werden, dass die volle Leistung dieser Technologien nicht genutzt werden kann.Grund hierfür liegt in der Software. Da Sony R© ein Linux Betriebssystem verwendet, und dieShader 3.0 Techniken auf DirectX R© Technologien von Microsoft basieren, kann Linux diese nichtverwenden. Um diesem Problem aus demWege zu gehen, verwendet Sony R© die nVidia R© hauseige-ne CG-Shading [61] Progammiersprache. Ob diese ebenfalls eine so groÿe und hohe Leistung wieunter Verwendung von DirectX R© hervorbringt, wird sich in den kommenden Monaten erst zeigen.

4.5 Peripherie (Playstation R© 3) und Schnittstellen [44]

Die Playstation R© baut auf die neusten Technologien auf. Neben der Verwendung von USB 2.0(vier Ports) verwendet die Playstation R© auch Bluetooth R© 2.0 mit Unterstützung von bis zu sie-ben Geräten, WiFi (Wireless Connection) und eine Ethernet (10Base-T, 100Base-TX, 1000Base-T) Schnittstelle.

8Die Angaben beziehen sich auf das 7800-GTX Modell


29 XboxTM


4 Playstation R© 3

Auch die Playstation R© gibt es in zwei unterschiedlichen Versionen. Sony R© unterscheidet sie inder 20GB und 60GB Variante.

Cell Broadband EngineTM

CPU Cell Broadband EngineTM

CPU

RSXTM

GPU RSXTM

GPUDolby R© Digital 5.1ch, DTS R© 5.1ch, LPCM7.1ch, AAC

Dolby R© Digital 5.1ch, DTS R© 5.1ch, LPCM7.1ch, AAC

256MB XDR Main Ram,256MB GDDR3 VRAM

256MB XDR Main Ram,256MB GDDR3 VRAM

20GB 2,5-Zoll Serial ATA 60GB 2,5-Zoll Serial ATA- MemoryStick/SD/CompactFlash R©

10Base-T, 100Base-TX, 1000Base-T 10Base-T, 100Base-TX, 1000Base-T- IEEE 802.11b/gBluetooth R© 2.0 (EDR) Bluetooth R© 2.0 (EDR)Wireless controller (Bluetooth R©) Wireless controller (Bluetooth R©)BD/DVD/CD Drive (Read only) BD/DVD/CD Drive (Read only)

Tabelle 6: Technischer Lieferumfang und Ausstattung der Playstation R© 3

4.6 Betriebssystem [62] [63]

Die Playstation R© verwendet ein GNU/Linux als Betriebssystem. Eine genaue Angabe über dieDistribution ist zum aktuellen Stand nicht verfügbar. Jedoch kann man davon ausgehen, dassdie Playstation R© 3 eine eigens angepasste Version verwendet.

Die Firma Terra Soft Solution [62] hat bereits eine, extra für die Playstation R© 3 angepassteLinux-Version, mit dem Namen Yellow Dog Linux 5 bezeichnet, verö�entlicht. Dieses kann alszweites Betriebssystem auf der Playstation R© 3 installiert werden.

Das Aufspielen eines weiteren Betriebssystem ist mit Hilfe des Other OS Boot Loaders [63] vonSony R© möglich. Dieser besteht aus zwei Dateien. Die erste Datei kann von Sony R© herunter gela-den werden. Die zweite Datei muss vom Hersteller des weiteren Betriebssystems kommen. Diesewerden installiert und ermöglichen, danach das weitere OS zu installieren. Nach der Installationkann auch das neue OS als Standardbetriebssystem eingestellt werden. Sony R© verlangt lediglich,dass das eigene OS mindestens 10GB freie Festplattenkapazität hat.

Durch die Verwendung eines bereits o�enen gelieferten Betriebssystems ist es theoretisch möglich,alles an das System anzuschlieÿen, was über USB Schnittstellen mit Linux betrieben werden kann.Es bleibt abzuwarten, wie sich dieser Weg weiterentwickeln wird.

4.7 Sicherheitskonzept und Zweckentfremdung

Im Gegensatz zu Microsoft R©, siehe hierfür auch unter Punkt 3.7, schlägt Sony R© einen anderenWeg hinsichtlich Sicherheit und Zweckentfremdung ein. Sony R© hat laut Presseberichten sogarangekündigt, im Sommer 2007 eine Art von API zu verö�entlichen, die es ermöglichen soll,


30 XboxTM


4 Playstation R© 3

Software für das System zu entwickeln. Unter anderem sollen neben den genauen technischenSpezi�kationen auch die Softwareschnittstellen erklärt sein. Inwieweit Sony R© dieses Dokumentin seiner Ausführlichkeit präsentieren wird, wird sich erst noch zeigen.


31 XboxTM


5 Kernpunkte des Performancegewinns beider Konsolen


Nachdem beide Konsolen hinsichtlich ihrer Ausstattung betrachtet wurden, möchten wir einenkleinen Blick auf das Bussystem werfen. Denn hier ist die Leistungssteigerung der Konsolenzu �nden. Wir betrachten zunächst die Xbox

TM

360, danach die Playstation R© 3. Bei beidenKonsolen werden wir die Grundarchitektur des Bussystems des IBM R© PPCs 970 für Vergleichs-möglichkeiten zu Hilfe nehmen.

5.1 XboxTM

360 [22] [64] [65] [69]

In der Abbildung 12 ist die Hauptplatine der XboxTM

360 zu sehen. Das Bild wurde um dieKommunikationswege in Form von roten Pfeilverläufen erweitert.

Abbildung 12: Platine der XboxTM

360 [64]

Die nachfolgenden Angaben beruhen auf Grundlage der zur Verfügung stehende Abbildung 12und es kann daher nur der oberste Platinenlayer zur Betrachtung herangezogen werden. Die Ein-


32 XboxTM



sicht der weiteren Layers der Platine stehen uns nicht zur Verfügung. Das Besondere an diesemAufbau ist, dass wir im Gegensatz zum Busaufbau der PPCs 970, keinen Modern System Con-troller (MSC) oder ähnliches zwischen den drei Komponenten CPU, GPU und Arbeitsspeichersitzen haben. Alle drei Komponenten können über eigene Busleitungen direkt miteinander kom-munizieren. Es ist an dieser Stelle noch einmal zu erwähnen, dass die Xenos R© (GPU) sich mitdem Prozessor Xenon den Arbeitsspeicher teilen muss.Die GPU kommuniziert mit dem Hauptspeicher und der Southbridge über eine andere Einheit,das sogenannte Memory Hub (MH). Dieses besitzt eine direkte Verbindung zum Speichercon-troller. Das Memory Hub sowie der Memory Controller be�nden sich beide auf der GPU. DasMH besitzt im Gegensatz zum Modern System Controller nur Teilfunktionen für den Daten- undKommunikationsaustausch. Er ist nur an die GPU, Southbridge und Speicher angeschlossen,jedoch nicht an die CPU (siehe Abbildung 17 in der Anlage).

Abbildung 13: Bussystem des IBM R© PowerPC 970 [22]

In der Abbildung 12 sind die drei Komponenten (CPU, GPU und RAM) dargestellt. Sie kom-


33 XboxTM



munizieren alle über den Memory Controller der sich in der GPU be�ndet. Die Southbridge istüber einen I/O-Schaltkreis der jeweils an das Memory Hub und an die Bus Interface Unit (BIU)angeschlossen ist. Die BIU ist mit dem Front Side Bus der CPU verbunden und ermöglicht somitden kommenden und gehenden Datenaustausch von der CPU (siehe Abbildung 17 in der Anla-ge).Über die Southbridge werden alle Anschlüsse (USB, WLAN, S-ATA, etc.) angeschlossen undkönnen über den Controller angesprochen werden. Somit wurden auch hier die langsamen Peri-pheriegeräte entkoppelt und können keinen Engpass zwischen dem direkten Datenaustausch derCPU, GPU und dem Arbeitsspeicher verursachen.Die Abbildung 14 veranschaulicht auf einfache Weise das Zwischenspiel der genannten Kompo-nenten.

Abbildung 14: Datenaustausch zwischen den Komponenten der XboxTM

360 [65]


34 XboxTM



5.2 Playstation R© 3 [66] [67] [68]

Die Playstation bedient sich eines ähnlichen Systems wie der XboxTM

360. Es �nden lediglichan einigen Stellen andere Verfahren statt, um einen Geschwindigkeitszuwachs zu ermöglichen. InAbbildung 15 kann man erkennen, dass die CPU das Mittelstück bildet. Sie hat eine Verbindungzu den Komponenten GPU, Southbridge und dem Arbeitsspeicher.

Abbildung 15: Busdarstellung der Playstation R© 3 [66]

Im Gegensatz zu Abbildung 12 ist klar zu erkennen, dass nicht die GPU eine Schnittstelle zu denPeripheriegeräten bildet sondern die CPU. Des Weiteren ist auch im Vergleich zur Abbildung13 des PPCs 970 Bussystems zu erkennen, dass es ebenfalls keinen Modern System Controllergibt. Die CPU kann direkt mit der GPU kommunizieren und der 256MB groÿe Arbeitsspeicherder Playstation R© 3 steht lediglich der CPU zur Verfügung. Es �ndet kein Sharing mit der GPU,wie bei der Xbox

TM

360, statt. In der nächsten Abbildung betrachten wir die Kommunikationzwischen der GPU und CPU etwas genauer.


35 XboxTM



Die Abbildung 16 zeigt in groÿ noch einmal die GPU, CPU und den Arbeitsspeicher. Das Beson-dere an dem Bussystem der Playstation R© 3 ist die Schnittstelle zwischen der GPU und der CPU.Hier verwendet Sony R© bzw. IBM R© das neuartige FlexIO

TM

Interface der Firma Rambus R©.

Abbildung 16: Kommunikation zwischen GPU, CPU und RAM [67]

Es ermöglicht einen Datenaustausch auf einem 32Bit breiten Bus mit einer Taktfrequenz von3,2GHz. Damit ist ein extrem schneller Datenaustausch zwischen den beiden Komponenten mög-lich. Aber auch das Interface zwischen der CPU und dem Arbeitsspeicher besitzt eine Besonder-heit. Hier hat Rambus R© ein XIO Interface entworfen, das 72Bit breit ist und jedes der insgesamtacht RAM-Bausteine mit 400MHz anspricht. Rambus R© macht an dieser Stelle die waghalsi-ge Hochrechnung, dass mit diesem System der gesamte RAM-Speicher eine Taktfrequenz von3,2GHz hätte. Der Datendurchsatz von 25,6GB/s ergibt sich aus folgender Rechnung: 72Bit =8Byte + 1ECC9Byte. Daraus folgt eine Netto-Bandbreite von 8Byte (64Bit). Um auf die Angabevon 25,6GB/s zu kommen werden die Netto 64Bit Bandbreite mit der angegebenen Taktfrequenzvon 3,2GHz verrechnet.

Dennoch ist die Playstation R© 3 in Sachen Datenaustausch zwischen CPU und GPU schnell. DerWegfall des Modern System Controllers (siehe Abbildung 13) bietet ebenfalls der Playstation R©

3 einen Geschwindigkeitszuwachs.

9Error Correction Code [68]


36 XboxTM


6 Motivation

6 Motivation

Sicherlich fragt man sich, wieso es Spielekonsolen auf dem Markt gibt? Auf der einen Seite sindsie teilweise leistungsstärker als Heim-PCs, auf der anderen Seite sind oder sollen sie nur für dasSpielen ausgelegt sein. Wieso sollte sich ein Kunde eine Konsole nur zum Spielen kaufen, wenner weiterhin für seine Bürotätigkeiten einen Stand-PC benötigt?

6.1 Aus Sicht des Spieleherstellers

Wer den Markt in den letzten Jahren beobachtet hat, wird festgestellt haben, dass einige Soft-warehersteller sich vom PC-Markt verabschiedet haben und ihr Hauptaugenmerkmal auf dieSpielekonsolen gelegt haben.

Ein Grund hierfür liegt in der gezielten Auslegung der Konsolen. Die Konsole soll in erster Linieeinen höheren Pro�t für den Spielehersteller erwirtschaften. Der monetäre Aspekt steht somit imVordergrund. Ein weiterer Grund liegt darin das die Konsolen hauptsächlich für Spiele verwendetwerden. Das heiÿt, dass sie erstens von der Hardware für optimale Spieleperformance ausgelegtist und zweitens immer die gleiche Hardware zur Verfügung stellt. Ein Programmierer brauchtsich keine Gedanken machen, ob das Spiel auf der Konsole eines anderen Spielers eventuell nichtläuft, da dieser die gleiche Hardware hat. Somit sind die Hardwarekomponenten vorgegeben. DieProgrammierer müssen sich gröÿtenteils keine Gedanken über Kompatibilitätsprobleme machen.

Teilweise besitzen die Konsolen ebenfalls wie PCs Features, die es ermöglichen, dass der Pro-grammierer diese als Blackbox betrachten kann. Er �füttert� sie lediglich mit Daten und musssich um deren Umsetzung nicht kümmern. Ein gutes Beispiel bei der Konsole ist hier die Verwen-dung der Shader-Operationen des Xenos R© Chips der Xbox

TM

360. Der Vertex-Grouper und diebeiden Shader-Interpreter sorgen für die optimale Nutzung und auch Erkennung (Interpretation)des vorliegenden Shaders. Der Programmierer wird entlastet.

Weiterhin hat der Programmierer Vorteile in Anbetracht der Techniken an sich. Teilweise wurdenanhand von speziellen Entwicklungen Techniken bereits umgesetzt, die noch Jahre in der PC-Welt brauchen. Hier wäre beispielsweise die Gra�kkarte der Xbox

TM

360 zu nennen, die bereitsDirectX R© 10 Unterstützung bietet oder der Einsatz von 8 Kernen in der Playstation R© 3.

Im Gegensatz zu den �Standard�-PCs (bisher noch überwiegend auf Single-Core-Technik basie-rend) bieten die Konsolen eine Multithreading-Architektur mit Hilfe der eingesetzten CPUs, diebereits eine mächtige Rechenleistung bieten. Dadurch können in Zukunft die Spiele multithread-fähig programmiert werden.

6.2 Aus Sicht des Konsolenherstellers

An dieser Stelle muss explizit erwähnt werden, dass ein Konsolenhersteller mit dem reinen Ver-kauf der Konsole keinen bzw. nur einen geringen Gewinn macht.Die Finanzierung und Gewinnschöpfung erfolgt gröÿtenteils mittels Lizenzvergaben an die Spiel-ehersteller. Eine weitere Einnahmequelle stellen die Online-Angebote dar, die jeder Konsolenher-


37 XboxTM


6 Motivation

steller anbietet.

Des Weiteren soll die Konsole nicht nur als ein reines Spielzeug dienen sondern als ein �Allround-System�. Mit ihr hat man zudem eine vollständige Media-Home-Plattform, umMP3s, CDs, DVDswiederzugeben oder seine Lieblingsfotos zu speichern und zu betrachten.

Sony R© verfolgt den Gedanken, dass die Playstation R© 3 Konsolen bzw. deren Nachfolger einmalden Standard-PC vollständig ersetzen werden.

Um diese Ziele erreichen zu können, streben die Konsolenhersteller die Führungsposition auf demWeltmarkt an.

6.3 Aus Sicht des Spielers/Käufers

Sicherlich steht an erster Stelle der Spaÿ- und Unterhaltungsfaktor. Das Motto lautet hier si-cherlich: �Kaufen, spielen und Spaÿ haben.�

Darunter ist unter anderem zu verstehen, dass sich der Spieler nicht um den Kauf neuer Hardwarekümmern muss, da diese nur mit dem Erwerb eines gesamten Systems gewechselt wird. Dadurchweisen die Spiele eine sehr lange Laufgarantie auf. Einige Systeme unterstützen des Weiterenauch Spiele älterer Generationen.

Auch die Handhabung einer Konsole ist einfach gehalten. Er schlieÿt sie lediglich an die Steckdo-se und den Fernseher an, schaltet sie ein, legt einen Datenträger ein und kann anfangen zu spielen.

Der ausschlaggebende Punkt für den Erwerb einer Konsole ist sicherlich der Preis. Ein annähern-der leistungsstarker Computer (Apple R©) würde rund 2.000 e kosten. Zum Vergleich kostet dieXbox

TM

360 gerade einmal 270 e (Grundversion) und die neue Nintendo R© Wii R© 299 e.


38 XboxTM


7 Fazit

7 Fazit

Insgesamt kann gesagt werden, dass Spielekonsolen für das reine Programmieren von Spielen ineinigen Aspekten interessant sind. Nicht nur durch den Einsatz von AltiVec

TM

ist es den Pro-grammieren möglich, leistungsstarke multimedialastige Spiele zu entwickeln, sondern es wird ihmauch der Anreiz gescha�en, mit einem blackbox-ähnlichen System zu arbeiten.Die Hardware wurde seitens der Hersteller bereits für die Programmierer bestmöglich aufeinan-der abgestimmt. Es wird somit garantiert, dass keine Hardwarekon�ikte auftreten werden unddass der Spieleentwickler sich um Kompatibilitätsprobleme keine Gedanken machen muss.

Für den Konsumenten spricht sicherlich der Grundgedanke, dass er nur einmal seine Hardwarekaufen muss und dann für eine gewisse Zeit sein Spielvergnügen garantiert bekommt. Aber auchdie Anscha�ungskosten liegen bei weitem unter denen eines vergleichbaren �Standard�-PCs.Jedoch wird dieser Vorteil bei Anscha�ung mehrerer Konsolenspiele wieder wettgemacht. Dieseliegen im Durchschnitt preislich höher als ein Computerspiel.Eine weitere Kostenfalle können die Online-Angebote darstellen. Für die meisten Serviceleistun-gen müssen Gebühren entrichtet werden.

In einigen Fällen wird der Nutzer zwar vor dem Kauf und Nachrüsten von neuer Hardware ge-schützt. Sollte er sich jedoch einmal für Erweiterungen entscheiden, kann es sein, dass er nurherstellerspezi�sche Komponenten (Produkte) erwerben kann.

Der wohl momentan gröÿte Schwachpunkt stellt jedoch die Konsole hinsichtlich allgemeinen Bü-rotätigkeiten dar. Ein Verfassen einer E-Mail oder Schreiben eines Briefes ist nicht möglich. Zwarverdrängt die Konsole den DVD-Player im Wohnzimmer, jedoch nicht den PC im Arbeitszimmer.

IBM R© bietet somit für alle beteiligten Parteien eine interessante Plattform hinsichtlich ihrer Leis-tung. Jedoch kann die Vermutung geäuÿert werden, dass auch IBM R© die Architektur ausgereizthat. Ein Hinweis darauf liefert die bereits zum Einsatz kommende Kerne (insgesamt acht) desPowerPCs 970, wie sie bereits in der Playstation R© 3 eingesetzt werden. Somit hat IBM R© bereitsden Weg des Multi-Kern Einsatzes eingeschlagen, den Intel R© erst vor kurzen für den Endkonsu-menten zur Verfügung stellt. Eine sichtbare Leistungssteigerung der Taktraten konnte seit 2005bei IBM R© auch nicht mehr groÿartig festgestellt werden. Das ist ein Indiz, dass auch IBM R© mitder momentanen Architektur anscheinend auch keine Leistungsteigerung mehr erreichen kann.


39 XboxTM


Literatur

8 Literaturverzeichnis

Literatur

[1] : Pentium 4 Chipsätze im Detail, online im www, http://www.tecchannel.com/index.cfm?pid=213&pk=401797&p=1, Abruf am 06.12.2006

[2] : Intel R© NetBurstTM

Architecture, online im www, http://www.intel.com/cd/ids/

developer/asmo-na/eng/44004.htm?page=1, Abruf am 06.12.2006

[3] : Out-of-order execution, online im www, http://de.wikipedia.org/wiki/Out-of-order,Abruf am 27.11.2006

[4] : Vorlesung Systemarchitekturen, online im www, http://jeckle.de/files/sysarch.pdf,Seite 145, Abruf am 14.01.2007

[5] : TU Graz - Rechnernetze und Organisationen Pentium, online im www,http://www.iaik.tugraz.at/teaching/03_rechnernetze%20und%20organisation/

folien/VO06_pentium.pdf, Abruf am 04.12.2006

[6] : 5 Trace-Cache beim Pentium 4 (Willamette), online im www, http://www-ti.

informatik.uni-tuebingen.de/~heim/lehre/seminar_ws0001/martin/tc_html/node6.

html, Abruf am 23.12.2006

[7] : Sockel 478/423 Prozessoren (Pentium 4), online im www, http://eu.shuttle.com/

archive/de/cpu_p4.htm, Abruf am 09.12.2006

[8] : Prozessorge�üster, Andreas Stiller, c't 5/2000, S. 16: Prozessoren, online im www, http://www.heise.de/ct/00/05/016/, Abruf am 20.01.2007

[9] : Pentium 4 - Part I, online im www, http://www.digit-life.com/articles/pentium4/index.html, Abruf am 20.10.2007

[10] : PowerPC 970, online im www, http://en.wikipedia.org/wiki/PowerPC_970, Abruf am06.12.2006 undPowerPC 970, online im www, http://de.wikipedia.org/wiki/PowerPC_970, Abruf am06.12.2006 undPowerPC 970, online im www, http://www.heise.de/newsticker/meldung/37922, Abrufam 06.12.2006

[11] : G5 (Prozessor) online im www, http://de.wikipedia.org/wiki/G5_%28Prozessor%29,Abruf am 06.12.2006

[12] : Reduced Instruction Set Computing, online im www, http://de.wikipedia.org/wiki/Reduced_Instruction_Set_Computing, Abruf am 04.12.2006

[13] : Simultaneous Multthreading, online im www, http://de.wikipedia.org/wiki/

Simultaneous_Multithreading, Abruf am 27.11.2006

[14] : Apples G5: SPEC-Benchmarks und Technik, online im www, http://www.heise.de/ct/hintergrund/meldung/37923, Abruf am 06.12.2006


40 XboxTM


http://www.tecchannel.com/index.cfm?pid=213&pk=401797&p=1

http://www.tecchannel.com/index.cfm?pid=213&pk=401797&p=1

http://www.intel.com/cd/ids/developer/asmo-na/eng/44004.htm?page=1

http://www.intel.com/cd/ids/developer/asmo-na/eng/44004.htm?page=1

http://de.wikipedia.org/wiki/Out-of-order

http://jeckle.de/files/sysarch.pdf

http://www.iaik.tugraz.at/teaching/03_rechnernetze%20und%20organisation/folien/VO06_pentium.pdf

http://www.iaik.tugraz.at/teaching/03_rechnernetze%20und%20organisation/folien/VO06_pentium.pdf

http://www-ti.informatik.uni-tuebingen.de/~heim/lehre/seminar_ws0001/martin/tc_html/node6.html



http://eu.shuttle.com/archive/de/cpu_p4.htm

http://eu.shuttle.com/archive/de/cpu_p4.htm

http://www.heise.de/ct/00/05/016/

http://www.heise.de/ct/00/05/016/

http://www.digit-life.com/articles/pentium4/index.html

http://www.digit-life.com/articles/pentium4/index.html

http://en.wikipedia.org/wiki/PowerPC_970

http://de.wikipedia.org/wiki/PowerPC_970

http://www.heise.de/newsticker/meldung/37922

http://de.wikipedia.org/wiki/G5_%28Prozessor%29

http://de.wikipedia.org/wiki/Reduced_Instruction_Set_Computing

http://de.wikipedia.org/wiki/Reduced_Instruction_Set_Computing

http://de.wikipedia.org/wiki/Simultaneous_Multithreading


http://www.heise.de/ct/hintergrund/meldung/37923

http://www.heise.de/ct/hintergrund/meldung/37923

Literatur

[15] : PowerPC G5 White Paper January 2004, online im www, http://images.apple.com/server/pdfs/L301298A_PowerPCG5_WP.pdf, Abruf am 04.12.2006 undMPF: IBM kündigt 64-Bit-Desktop-CPU an, online im www, http://www.tecchannel.de/news/themen/business/412720/, Abruf am 09.12.2006 undMonster-Chips Power4 und Freeway von IBM, online im www, http://www.heise.de/newsticker/meldung/12426, Abruf am 09.12.2006 undIBM PowerPC 970: Das soll er leisten, online im www, http://www.heise.de/newsticker/meldung/31529, Abruf am 09.12.2006

[16] : IBM PowerPC 970: Das soll er leisten, online im www, http://www.heise.de/

newsticker/meldung/31529, Abruf am 09.12.2006 undDEVONagent for MacOS X, online im www, http://arstechnica.com/articles/paedia/cpu/ppc970-0.ars/13, Abruf am 20.01.2007

[17] : PowerPC G5 White Paper January 2004, online im www, http://images.apple.com/server/pdfs/L301298A_PowerPCG5_WP.pdf, Abruf am 04.12.2006

[18] : Pentium 4 mit FSB 533 MHz, online im www, http://www.computerbase.de/artikel/hardware/prozessoren/2002/test_pentium_4_fsb_533_mhz/3/, Abruf am 20.01.2007

[19] : Arbeitspferde für Echtzeitsysteme, Prof. Dr.-Ing. Georg Färber, online im www, http://www.rcs.ei.tum.de/pub/courses/rtproz.pdf, Abruf am 20.01.2007

[20] : PowerPC - De�nition und Bedeutung, online im www, http://www.ilexikon.com/

PowerPC.html, Abruf am 20.01.2007

[21] : Beispiele für Mikroprozessoren, online im www, http://ipr.ira.uka.de/download/Kap9.pdf, Abruf am 20.01.2007 undStreaming SIMD Extensions 2, online im www, http://de.wikipedia.org/wiki/

Streaming_SIMD_Extensions_2, Abruf am 20.01.2007

[22] : Apple Center Hannover - Power Mac G5, online im www, http://www.fundk.com/fundk/g5_tech.pdf, Abruf am 01.12.2006

[23] : Northbridges und Southbridge, online im www, http://www.hardwaregrundlagen.de/oben03-001.htm, Abruf am 02.12.2006

[24] : Microsoft Xbox and Xbox 360 Side-By-Side Comparison, online im www, http://www.planet-xbox.de/img/articles/2604/Special-Xbox-360-19.jpg, Abruf am 14.01.2007

[25] : Technische Daten im Vergleich, online im www, http://www.pcwelt.de/know-how/

hardware/15927/index8.html, Abruf am 14.01.2007

[26] : Xbox 360 gets CPU upgrade, online im www, http://files.xboxic.com/general/

xbox360-cpu.jpg, 02.12.2006

[27] : AltiVecTM

, online im www, http://www.computerbase.de/lexikon/AltiVec, Abruf am27.11.2006


41 XboxTM


http://images.apple.com/server/pdfs/L301298A_PowerPCG5_WP.pdf


http://www.tecchannel.de/news/themen/business/412720/

http://www.tecchannel.de/news/themen/business/412720/







http://arstechnica.com/articles/paedia/cpu/ppc970-0.ars/13

http://arstechnica.com/articles/paedia/cpu/ppc970-0.ars/13



http://www.computerbase.de/artikel/hardware/prozessoren/2002/test_pentium_4_fsb_533_mhz/3/

http://www.computerbase.de/artikel/hardware/prozessoren/2002/test_pentium_4_fsb_533_mhz/3/

http://www.rcs.ei.tum.de/pub/courses/rtproz.pdf

http://www.rcs.ei.tum.de/pub/courses/rtproz.pdf

http://www.ilexikon.com/PowerPC.html

http://www.ilexikon.com/PowerPC.html

http://ipr.ira.uka.de/download/Kap9.pdf

http://ipr.ira.uka.de/download/Kap9.pdf

http://de.wikipedia.org/wiki/Streaming_SIMD_Extensions_2

http://de.wikipedia.org/wiki/Streaming_SIMD_Extensions_2

http://www.fundk.com/fundk/g5_tech.pdf

http://www.fundk.com/fundk/g5_tech.pdf

http://www.hardwaregrundlagen.de/oben03-001.htm

http://www.hardwaregrundlagen.de/oben03-001.htm

http://www.planet-xbox.de/img/articles/2604/Special-Xbox-360-19.jpg

http://www.planet-xbox.de/img/articles/2604/Special-Xbox-360-19.jpg

http://www.pcwelt.de/know-how/hardware/15927/index8.html

http://www.pcwelt.de/know-how/hardware/15927/index8.html

http://files.xboxic.com/general/xbox360-cpu.jpg

http://files.xboxic.com/general/xbox360-cpu.jpg

http://www.computerbase.de/lexikon/AltiVec

Literatur

[28] : Single Instruction Multiple Data, online im www, http://de.wikipedia.org/wiki/SIMD,Abruf am 27.11.2006

[29] : Simultaneous Multthreading, online im www, http://de.wikipedia.org/wiki/

Simultaneous_Multithreading, Abruf am 27.11.2006

[30] : Vertex, online im www, http://de.wikipedia.org/wiki/Vertex, Abruf am 25.11.2006

[31] : Vertex Shader, onilne im www, http://de.wikipedia.org/wiki/Vertex-Shader, Abrufam 25.11.2006

[32] : Rendering-Pipeline, online im www, http://de.wikipedia.org/wiki/

Rendering-Pipeline, Abruf am 25.11.2006

[33] : Reference - Pixelshader, online im www, http://www.online-tutorials.net/

spieleprogrammierung/pixelshader/reference-t-64-118.html, Abruf am 25.11.2006

[34] : Texture Mapping Unit (GameStar), online im www, http://www.gamestar.de/index.cfm?pid=64&op=lst&opv=T#1026, Abruf am 25.11.2006 undTexture Mapping Unit (Wikipedia), online im www, http://en.wikipedia.org/wiki/

Texture_mapping_unit, Abruf am 25.11.2006

[35] : RSX Chip, online im www, http://pc.watch.impress.co.jp/docs/2006/1111/ps3_36.jpg, Abruf am 03.12.2006

[36] : ATI nennt Details zur Xbox-360-GPU, online im www, http://www.heise.de/

newsticker/meldung/59742, Abruf am 25.11.2006

[37] : Microsoft R© XboxTM

360, online im www, http://www.computerbase.de/artikel/

hardware/multimedia/2005/test_microsoft_xbox_360/1, Abruf am 25.11.2006

[38] : Xbox Forum, online im www, http://forums.xbox.com/2108669/ShowPost.aspx, Abrufam 02.12.2006

[39] : Die erste gemoddete Xbox 360 ist aufgetaucht, online im www,http://www.wirtschaftsauktion.de/phpBB2/viewtopic.php?t=331&sid=

4a53e5867c8e851c7ba2ef030007e3b9, Abruf am 02.12.2006

[40] : The scoop on the Xbox 360's embedded OS, online im www, http://www.

windowsfordevices.com/news/NS3988467635.html, Abruf am 02.12.2006

[41] : Xbox 360 Modchip Einbau, online im www, http://xbox360.modchip.

videogame-discount.com/, Abruf am 02.12.2006

[42] : Xbox 360 spielt kopierte Spiele, online im www, http://www.heise.de/newsticker/

meldung/71019, Abruf am 02.12.2006

[43] : chip4you, online im www, http://www.chip4you.de/pd1155044564.htm?categoryId=7,Abruf am 16.12.2006


42 XboxTM


http://de.wikipedia.org/wiki/SIMD



http://de.wikipedia.org/wiki/Vertex

http://de.wikipedia.org/wiki/Vertex-Shader

http://de.wikipedia.org/wiki/Rendering-Pipeline

http://de.wikipedia.org/wiki/Rendering-Pipeline

http://www.online-tutorials.net/spieleprogrammierung/pixelshader/reference-t-64-118.html

http://www.online-tutorials.net/spieleprogrammierung/pixelshader/reference-t-64-118.html

http://www.gamestar.de/index.cfm?pid=64&op=lst&opv=T#1026

http://www.gamestar.de/index.cfm?pid=64&op=lst&opv=T#1026

http://en.wikipedia.org/wiki/Texture_mapping_unit

http://en.wikipedia.org/wiki/Texture_mapping_unit

http://pc.watch.impress.co.jp/docs/2006/1111/ps3_36.jpg




http://www.computerbase.de/artikel/hardware/multimedia/2005/test_microsoft_xbox_360/1


http://forums.xbox.com/2108669/ShowPost.aspx

http://www.wirtschaftsauktion.de/phpBB2/viewtopic.php?t=331&sid=4a53e5867c8e851c7ba2ef030007e3b9

http://www.wirtschaftsauktion.de/phpBB2/viewtopic.php?t=331&sid=4a53e5867c8e851c7ba2ef030007e3b9



http://xbox360.modchip.videogame-discount.com/

http://xbox360.modchip.videogame-discount.com/



http://www.chip4you.de/pd1155044564.htm?categoryId=7

Literatur

[44] : Playstation 3, online im www, http://www.playstation.com/products.html, Abruf am14.01.2007

[45] : CELL/B.E:, online im www, http://pc.watch.impress.co.jp/docs/2006/1111/ps3_35.jpg, Abruf am 17.12.2006

[46] : Sony Playstation 3 20GB GameSystem, 1 jahr Garantie und Spiel, online im www, http://stuttgart.craigslist.org/ele/248758466.html, Abruf am 09.01.2007

[47] : MIPS-Architektur, online im www, http://de.wikipedia.org/wiki/MIPS-Architektur,Abruf am 04.12.2006

[48] : AltiVec, online im www, http://de.wikipedia.org/wiki/VMX, Abruf am 04.12.2006

[49] : Architektur und Implementierung des Cell-Prozessors, Christian Wolf, Studiensemi-nar Datentechnik WS 2005/2006, online im www, http://www-public.tu-bs.de:8080/~y0014043/ausarbeitung.pdf, Abruf am 04.12.2006



[52] : PowerPC MPC750, online im www, http://page.mi.fu-berlin.de/~vratisla/RA99/MPC750.html#MMU, Abruf am 20.01.2007 undMemory Management Unit, online im www, http://de.wikipedia.org/wiki/Memory_

Management_Unit, Abruf am 04.12.2006

[53] : NVIDIA R©, online im www, http://www.nvidia.de/page/home.html, Abruf am05.12.2006

[54] : NVIDIA präsentiert drei neue GeForce-Gra�kchips, online im www, http://www.nvidia.de/object/IO_30268.html, Abruf am 14.01.2007

[55] : NVIDIA GeForce 7 Serie, online im www, http://de.wikipedia.org/wiki/NVIDIA_

GeForce_7_Serie, Abruf am 14.01.2007

[56] : Gra�kkarten (NVIDIA u. ATI), online im www, http://www.hardware-mods.com/

hwmods/oc/forum/viewthread.php?forum_id=36&thread_id=87, Abruf am 20.01.2007

[57] : NVIDIA GeForceTM

7800 - Technische Details, online im www, http://www.nvidia.de/page/specs_gf7800.html, Abruf am 04.12.2006

[58] : RSX Chip, online im www, http://pc.watch.impress.co.jp/docs/2006/1111/ps3_36.jpg, Abruf am 17.12.2006

[59] : XDRTM

, online im www, http://www.rambus.com/us/products/xdr_xdr2/index.html,Abruf am 05.12.2006


43 XboxTM


http://www.playstation.com/products.html



http://stuttgart.craigslist.org/ele/248758466.html

http://stuttgart.craigslist.org/ele/248758466.html

http://de.wikipedia.org/wiki/MIPS-Architektur

http://de.wikipedia.org/wiki/VMX

http://www-public.tu-bs.de:8080/~y0014043/ausarbeitung.pdf






http://page.mi.fu-berlin.de/~vratisla/RA99/MPC750.html#MMU

http://page.mi.fu-berlin.de/~vratisla/RA99/MPC750.html#MMU

http://de.wikipedia.org/wiki/Memory_Management_Unit

http://de.wikipedia.org/wiki/Memory_Management_Unit

http://www.nvidia.de/page/home.html

http://www.nvidia.de/object/IO_30268.html

http://www.nvidia.de/object/IO_30268.html

http://de.wikipedia.org/wiki/NVIDIA_GeForce_7_Serie

http://de.wikipedia.org/wiki/NVIDIA_GeForce_7_Serie

http://www.hardware-mods.com/hwmods/oc/forum/viewthread.php?forum_id=36&thread_id=87

http://www.hardware-mods.com/hwmods/oc/forum/viewthread.php?forum_id=36&thread_id=87

http://www.nvidia.de/page/specs_gf7800.html

http://www.nvidia.de/page/specs_gf7800.html



http://www.rambus.com/us/products/xdr_xdr2/index.html

Literatur

[60] : Playstation 3: Nvidias GPU rendert mit 128 Bit, online im www, http://www.heise.de/newsticker/meldung/59620, Abruf am 05.12.2006

[61] : Sony Playstation 3 kommt mit Shader-Model 3, online im www, http://www.

computerbase.de/news/consumer_electronics/konsolen/sony/2005/september/

sonys_playstation_3_shader-model_3/, Abruf am 10.12.2006

[62] : Terra Soft, online im www, http://www.terrasoftsolutions.com/products/ydl/, Abrufam 23.12.2006

[63] : Sony erlaubt zweites Betriebssystem auf der PS3, online im www, http:

//www.computerbase.de/news/consumer_electronics/konsolen/sony/2006/november/

sony_betriebssystem_ps3/, Abruf am 09.12.2006

[64] : XboxTM

360 Board, online im www, http://www.darkmoon.org/images/x360Chipset.jpg, Abruf am 16.12.2006

[65] : Graphics processors, Norm Rubin, online im www, cag.csail.mit.edu/streamit/talks/Graphics-processors-Norm-Rubin.ppt, Abruf am 20.01.2007

[66] : Playstation 3 Board, online im www, http://pc.watch.impress.co.jp/docs/2006/

1111/ps3_32.jpg, Abruf am 16.12.2006

[67] : PLAYSTATION R© 3: An Engineering Masterpiece, online im www, http://www.rambus.com/us/products/ps3.html, Abruf am 16.12.2006

[68] : Fehlerkorrekturverfahren, online im www, http://de.wikipedia.org/wiki/

Fehlerkorrekturverfahren, Abruf am 14.01.2007

[69] : Microsoft Discloses XBOX 360 Architecture, online im www, http://www.cdrinfo.com/Sections/News/Print.aspx?NewsId=14842, Abruf am 20.01.2007

[Allgemeiner Link] Microsoft R© XboxTM

360, online im www, http://www.computerbase.de/artikel/hardware/multimedia/2005/test_microsoft_xbox_360/1, Abruf am 25.11.2006

[Allgemeiner Link] c't, Spaÿzentrale - Erster Blick auf Sonys Playstation 3, online im www,http://193.99.144.85/ct/06/25/028/, Abruf am 11.12.2006


44 XboxTM




http://www.computerbase.de/news/consumer_electronics/konsolen/sony/2005/september/sonys_playstation_3_shader-model_3/



http://www.terrasoftsolutions.com/products/ydl/

http://www.computerbase.de/news/consumer_electronics/konsolen/sony/2006/november/sony_betriebssystem_ps3/



http://www.darkmoon.org/images/x360Chipset.jpg

http://www.darkmoon.org/images/x360Chipset.jpg

cag.csail.mit.edu/streamit/talks/Graphics-processors-Norm-Rubin.ppt

cag.csail.mit.edu/streamit/talks/Graphics-processors-Norm-Rubin.ppt



http://www.rambus.com/us/products/ps3.html

http://www.rambus.com/us/products/ps3.html

http://de.wikipedia.org/wiki/Fehlerkorrekturverfahren

http://de.wikipedia.org/wiki/Fehlerkorrekturverfahren

http://www.cdrinfo.com/Sections/News/Print.aspx?NewsId=14842

http://www.cdrinfo.com/Sections/News/Print.aspx?NewsId=14842



http://193.99.144.85/ct/06/25/028/

9 Anlagen

9 Anlagen

Abbildung 17: Microsoft Discloses XBOX 360 Architecture [69]


45 XboxTM


Date post:	06-Feb-2018
Category:	Documents
Upload:	vudien
View:	222 times
Download:	2 times

Xbox TM 360 vs Playstation 3 - · PDF fileHochschule Bremen University of Applied Sciences...

Documents