Design And Application GuideFor High Speed MOSFET Gate Drive

Circuits

By Laszlo Balogh

ABSTRACTThe main purpose of this paper is to demonstrate a systematic approach to design high performance gate drive circuits for high speed switching applications. It is an informative collection of topics offering a “one-stop-shopping” to solve the most common design challenges. Thus it should be of interest to power electronics engineers at all levels of experience. The most popular circuit solutions and their performance are analyzed, including the effect of parasitic components, transient and extreme operating conditions. The discussion builds from simple to more complex problems starting with an overview of MOSFET technology and switching operation. Design procedure for ground referenced and high side gate drive circuits, AC coupled and transformer isolated solutions are described in great details. A special chapter deals with the gate drive requirements of the MOSFETs in synchronous rectifier applications. Several, step-by-step numerical design examples complement the paper.

ÖZETBu çalışmanın temel amacı, yüksek performans switchig uygulamalarında, gate-drive tasarımına sistematik bir yaklaşım getirmektir. Bu döküman bu konularla ilgililer için "one-stop-shopping" yaklaşımıyla en yaygın tasarım sorunlarını çözmek için hazırlanmıştır.. Her düzeyde güç elektroniği mühendisleri bu dökümanın hedef kistlesidir. Popüler devre çözümleri ve performansları parazitik bileşenleri, sıradışı çalışma koşulları vs. de dahil edilerek analiz edildi. MOSFET teknolıjilerinin ve çaılma özelliklerinin gelenl anlatımıyla basitten karmaşığa doğru giden bir yöntem kullanıldı. Tasarım aşamaları, AC coupled ve izole edilmiş transformatör çözümleri çok detaylı olarak açıklanmıştır. Senkron doğrultucu uygulamalarında MOSFETs uygulamaları ilei ilgili kapı sürücü gereksinimlerine özel bir bölüm de dökümanda mevcuttur.

INTRODUCTION

MOSFET – is an acronym for Metal Oxide Semiconductor Field Effect Transistor and it is the key component in high frequency, high efficiency switching applications across the electronics industry. It might be surprising, but FET technology was invented in 1930, some 20 years before the bipolar transistor. The first signal level FET transistors were built in the late 1950’s while power MOSFETs have been available from the mid 70’s. Today, millions of MOSFET transistors are integrated in modern electronic components, from microprocessors,

through “discrete” power transistors. The focus of this topic is the gate drive requirements of the power MOSFET in various switch mode power conversion applications.

GİRİŞMOSFET - Metal Oksit Alan Etkili Transistör yarıiletken için bir kısaltmadır ve yüksek frekanslı, yüksek başarımlı switching uygulamaları için çok önemli bir bileşendir, Sürpriz olabilir ama FET Teknolojisi 1930 yılında, icat edilmiştir, Bipolar Transistorün icadından 20 yıl önce. Sinyal-level FET Transistörü 1950 lerin sonuna doğru üretilmişken güç MOSFETleri 70lerin ortalarında kullanılmaya başlanmıştır. Bugün, milyonlarca MOSFET transistörleri Mikroişlemciler içine yerleştirilebilmektedir. Bu konunun odak noktası switch mod power conversion uygulamalarında gate-drive gereksinimlerin nasıl karşılanabileceğidir.

MOSFET TECHNOLOGYThe bipolar and the MOSFET transistors exploit the same operating principle. Fundamentally, both type of transistors are charge controlled devices which means that their output current is proportional to the charge established in the semiconductor by the control electrode. When these devices are used as switches, both must be driven from a low impedance source capable of sourcing and sinking sufficient current to provide for fast insertion and extraction of the controlling charge. From this point of view, the MOSFETs have to be driven just as “hard” during turn-on and turn-off as a bipolar transistor to achieve comparable switching speeds.

MOSFET TEKNOLOJİSİBipolar ve MOSFET transistörler temelde aynı çalışma prensibine sahiptirler. Temelde, iki tip transistörde yük kontrollü aletlerdir. Bu ikisininde çıkış degerleri, kontrol backlarında toplanmış olan yükle orantılıdır. Bu iki transistör switching uygulamalarında kullanılırken düşük empedanslı, kontrol yüklerin hızlı bir şekilde girebilecegi ve çıkabilecegi , yeterli akımı saglayabilecek kaynaklar tarafından sürülmelidir. Bu Bakış açısından , karşılaştırılabilir anahtarlama hızı elde edebilmek için, MOSFET ler turn-on ve turn-off sırasında bipolar transistörler gibi “hard” olarak sürülmelidirler.

Theoretically, the switching speeds of the bipolar and MOSFET devices are close to identical, determined by the time required for the charge carriers to travel across the semiconductor region. Typical values in power devices are approximately 20 to 200 picoseconds depending on the size of the device. MOSFET The popularity and proliferation of MOSFET technology for digital and power applications is driven by two of their major advantages over the bipolar junction transistors. One of these benefits is the ease of use of the MOSFET devices in high frequency switching applications. The MOSFET transistors are simpler to drive because their control electrode is isolated from the current conducting silicon, therefore a continuous ON current is not required. Once the MOSFET transistors are turned-on, their drive current is practically zero. Also, the controlling charge and accordingly the storage time in the MOSFET transistors is greatly reduced.

Teorik olarak, bipolar ve MOSFET anahtarlama hızları ideale yakındır. Ve yük taşıyıcılarının yarı iletken bölgesinin bir ucundan diğerine geçmesi için gerek süreye eşittir. Güç cihazları

için yaklaşık deger, yarıiletken bölgenin boyutlarına da bağlı olmak üzere 20-200 pikosaniye arasındadır.. MOSFET transistörlerin bu bu kadar popüler olmalarının sebebi bipolar transistörlere göre iki büyük avantajının olmasıdır. Bunlardan birincisi yüksek frekanslalı swithcing uyğulamalarındaki kullanım kolaylığıdır. MOSFET transistörler daha kolay sürülebilirler çünkü kontrol bacakları akım iletici silikondan izole edilmiş durumdadır. Bu nedenle sürekli saglanan bir ON akmına ihtiyaç duymazlar. MOSFET transistörleri birkere ON konumuna getirildikteen sonra drive akımı pratik olarak sıfırdır. Ayrıca kontrol yükün depolanma zamanı modfet transistörlerde oldukça düşüktür.

This basically eliminates the design trade-off between on state voltage drop – which is inversely proportional to excess control charge – and turn-off time. As a result, MOSFET technology promises to use much simpler and more efficient drive circuits with significant economic benefits compared to bipolar devices. Furthermore, it is important to highlight especially for power applications, that MOSFETs have a resistive nature. The voltage drop across the drain source terminals of a MOSFET is a linear function of the current flowing in the semiconductor. This linear relationship is characterized by the RDS(on) of the MOSFET and known as the on-resistance. On-resistance is constant for a given gate-to-source voltage and temperature of the device. As opposed to the -2.2mV/°C temperature coefficient of a p-n junction, the MOSFETs exhibit a positive temperature coefficient of approximately 0.7%/°C to 1%/°C. This positive temperature coefficient of the MOSFET makes it an ideal candidate for parallel operation in higher power applications where using a single device would not be practical or possible. Due to the positive TC of the channel resistance, parallel connected MOSFETs tend to share the current evenly among themselves. This current sharing works automatically in MOSFETs since the positive TC acts as a slow negative feedback system. The device carrying a higher current will heat up more – don’t forget that the drain to source voltages are equal – and the higher temperature will increase its RDS(on) value. The increasing resistance will cause the current to decrease, therefore the temperature to drop. Eventually, an equilibrium is reached where the parallel connected devices carry similar current levels. Initial tolerance in RDS(on) values and different junction to ambient thermal resistances can cause significant – up to 30% – error in current distribution.

Bu sayede transistorun ON durumundaki ve OFF durumundaki voltaj değişikliği tasarım sorunlarıda ortadan kalkmış olur. Sonuç olarak MOSFET transistorler bipolar transistorlere göre daha kolay bir kullanımın yanısıra farkedilir bir ekonomik avantaj sunarlar. Ayrıca, özellikle güç uygulamaları için, MOSFETlerin direnç özelliği olduğunu vurgulamakta fayda var. MOSFET üzerindeki voltaşj düşüş üzerinden geçen akımla doğru orantılıdır. Bu lineer bağımlılık RDS olarak tarif edilir ve genelde on-rezistans olarak adlandırılır. On-rezistan transistorün sıcaklıgı ve gate-to-sorce voltajı için sabittir. MOSFETler p-n baglantıların aksine pozitif sıcaklık sabitine sahiptirler. Bu yaklaşık olarak derece başına %0.7 ile %1 arasındadır. Bu pozitif sıcaklı sabiti (TC) nedeniyle MOSFETler tek bir aletin kullanılmasının pratik olarak pek mümkün olmadıgı durumlarda, özellikle yüsek güç devrelerinde, paralel olarak kullanılmak için idealdirler. Pozitif TC'leri olması nedeni ile paralel olarak kullanılan MOSFETler akımı eşit olarak paylaşma eğilimindedirler. Bu akım paylaşımı MOSFETlerin dogası geregi otomatik olarak gerçekleşir. (fazla akım taşıyan MOSFET daha fazla ısınarak direnci digerlerine göre daha fazla artacaktır, direncii artınca dogal olarak üzerinden geçen akım azalacaktır. Sistem kendiliginden dengeye gelerek aşağı yukarı yakın benzer şiddette akım taşıyacaklardır.

Device typesAlmost all manufacturers have got their unique twist on how to manufacture the best power MOSFETs, but all of these devices on the market can be categorized into three basic device types. These are illustrated in Figure 1. Double-diffused MOS transistors were introduced in the 1970’s for power applications and evolved continuously during the years. Using polycrystalline silicon gate structures and self aligning processes, higher density integration and rapid reduction in capacitances became possible. The next significant advancement was offered by the V-groove or trench technology to further increase cell density in power MOSFET devices. The better performance and denser integration don’t come free however,

as trench MOS devices are more difficult to manufacture. The third device type to be mentioned here is the lateral power MOSFETs. This device type is constrained in voltage and current rating due to its inefficient utilization of the chip geometry. Nevertheless, they can provide significant benefits in low voltage applications, like in microprocessor power supplies or as synchronous rectifiers in isolated converters. The lateral power MOSFETs have significantly lower capacitances, therefore they can switch much faster and they require much less gate drive power.

Cihaz tipleri Hemen hemen tüm üreticilerin en iyi güç MOSFETleri için kendi tasarımları vardır. Ancak bunların tamamı üç ana grupta toplanabilir. Bunlar Şekil 1 gösterilmektedir. Double-diffused Mos transistörler 70lerin başlarında ortaya çıukmışlar ve sürekli geliştirilmişlerdir.Polikristal silikon kullanılarak özel gate yapıları, yüksek yoğunluklu entegreler ve kapasitanslarda hızlı bir düşüş mümkün oldu.. Sonraki önemli gelişme is güç MOSFETlerinde hücre yogunlugunu arttırmayı sağlayan V-groove teknolojisi oldu. Daha yüksek ve yogun MOS parçalar üretilebildi. Bir sonraki tip MOSFET is leteral güç MOSFETleridir. Bu tip MOSFETlerin kullanım alanı, çip üzerinde verimli olmayan geometrik yapılarda oluşturulabildii için sadece voltaj ve akım oranlamasıyla kısıtlı kaldı. Ancak düşük voltaj uygulamalarında, özellikle mikroçip ğüç sağlayıcılarda yada senronize rektifirerlarda, oldukça başarılıdırlar. MOSFETler oldukça düşük kapasitanslıdır bu nedenle oldukça hızlı switching yapabilirler ve düşük gate voltajlarında çalışabilirler.

MOSFET Models There are numerous models available to illustrate how the MOSFET works, nevertheless finding the right representation might be difficult. Most of the MOSFET manufacturers provide Spice and/or Saber models for their devices, but these models say very little about the application traps designers have to face in practice. They provide even fewer clues how to solve the most common design challenges. A really useful MOSFET model which would describe all important properties of the device from an application point of view would be very complicated. On the other hand, very simple and meaningful models can be derived of the MOSFET transistor if we limit the applicability of the model to certain problem areas. The first model in Figure 2 is based on the actual structure of the MOSFET device and can be used mainly for DC analysis. The MOSFET symbol in Figure 2a represents the channel resistance and the JFET corresponds to the resistance of the epitaxial layer. The length, thus the resistance of the epi layer is a function of the voltage rating of the device as high voltage MOSFETs require thicker epitaxial layer. Figure 2b can be used very effectively to model the dv/dt induced breakdown characteristic of a MOSFET. It shows both main breakdown mechanisms, namely the dv/dt induced turn-on of the parasitic bipolar transistor - present in all power MOSFETs - and the dv/dt induced turn-on of the channel as a function of the gate terminating impedance. Modern power MOSFETs are practically immune to dv/dt triggering of the parasitic npn transistor due to manufacturing improvements to reduce the resistance between the base and emitter regions. It must be mentioned also that the parasitic bipolar transistor plays another important role. Its base – collector junction is the famous bodydiode of the MOSFET.

Figure 2c is the switching model of the MOSFET.

The most important parasitic components influencing switching performance are shown in this model. Their respective roles will be discussed in the next chapter which is dedicated to the

switching procedure of the device.

MOSFET Modelleri MOSFETlerin nasıl çalıştıklarını modelleyen pek çok MOSFET modeli mevcuttur. Ancak doğru gösterimi bulmak zor olabilir. Üreticiler, ürünleri için pek çok detaylı model sunmalarına ragmen , bu modeler uygulama ve tasarım sırasında karşılaşılacak pek çok sorun hakkında pek bilgi vermezler. Bu sorunların cözümü hakkında daha da az bilgi sunarlar. Uygulama açısından pek çok detaylı bilgiyi sağlayabilecek modeller öte yandan çok karmaşık hale geliyor. Öte yandan, MOSFET transistörlerinin uygulama alanını sınırlayacak olursak oldukça basit ve aolaşılabilir modeller ortaya konulabilir. Figür2 deki ilk model genel olarak DC analizinde kullanılabilir. Figür 2a daki mosfdet modeli kanal direncini ve ve büyütme katmanının direncini temsil etmektedir. Uzunluk, dolayısıyla katmanın direnci uygulama voltajı üzerinde etkilidir. Yüksek voltaj MOSFETleri daha kalın büyütme katmanına ihtiyaç duyar. Figür 2b MOSFETin breakdown karektesitigini analiz etmek için verimli olarak kullanılabilir.

Şekil 2. Güç MOSFET modelleri

Şekil 2c MOSFET bir geçiş modelidir. Switching performansını etkileyen gürültü/parazit bileşenleri bu model üzerinde gösterilir.

MOSFET Critical ParametersWhen switch mode operation of the MOSFET is considered, the goal is to switch between the lowest and highest resistance states of the device in the shortest possible time. Since the practical switching times of the MOSFETs (~10ns to 60ns) is at least two to three orders of magnitude longer than the theoretical switching time (~50ps to 200ps), it seems important to understand the discrepancy. Referring back to the MOSFET models in Figure 2, note that all models include three capacitors connected between the three terminals of the device. Ultimately, the switching performance of the MOSFET transistor is determined by how quickly the voltages can be changed across these capacitors. Therefore, in high speed switching applications, the most important parameters are the parasitic capacitances of the device. Two of these capacitors, the CGS and CGD capacitors correspond to the actual geometry of the device while the CDS capacitor is the capacitance of the base collector diode of the parasitic bipolar transistor (body diode). The CGS capacitor is formed by the overlap of the source and channel region by the gate electrode. Its value is defined by the actual geometry of the regions and stays constant (linear) under different operating conditions. The CGD capacitor is the result of two effects. Part of it is the overlap of the JFET region and the gate electrode in addition to the capacitance of the depletion region which is non-linear. The equivalent CGD capacitance is a function of the drain source voltage of the device approximated by the following formula:

MOSFET Kritik Parametreler MOSFET kullanımında switching mod göz önüne alındığında amaç mümkün olan en kısa zamanda mimimum ve maksimum rdireç durumlarıı arasında geçiş yapmaktır.. Teorik swithing performası (20-200 pikosaniye) ve pratik uygulamalarda elde edilen performans (10-60 ns) arasındaki bu yüksek farkın sebebiini anlamak önemlidir. Figür 2 deki MOSFET modellerine dönecek olursak her üç modelde de aletin bacakları arasında 3 kapasitans mevcuttur. Aletin switching performansı bu kapasitörler arasında voltajın ne kadar hızlı değiştiğine baglıdır. CGS ve CGD kapasitörleri aletin geometrisinden kaynaklanyorken CDS base kollektör diyotunun (gövde diyotu) kapasitansıdır. CGS kaynak ve kanal gölhelerinin üst üste gelmesinden kaynaklanır ve degeri bölgenin geometrisi tarafından belirlenir, farklı operasyon koşullarında degeri sabittir. CGD iki faktörün sonucudur. Gate elektrodunun ve JFET bölgesinin üstüste gelmesinin bu kapasitansa etkisi vardır. CGD drenaj kaynagının fonksiyonudur ve aşağıdaki formül ile testpit edilir

The CDS capacitor is also non-linear since it is the junction capacitance of the body diode. Its voltage dependence can be described as:

Unfortunately, non of the above mentioned capacitance values are defined directly in the transistor data sheets. Their values are given indirectly by the CISS, CRSS, and COSS capacitor values and must be calculated as:

Further complication is caused by the CGD capacitor in switching applications because it is placed in the feedback path between the input and output of the device. Accordingly, its effective value in switching applications can be much larger depending on the drain source voltage of the MOSFET. This phenomenon is called the “Miller” effect and it can be expressed as:

Since the CGD and CDS capacitors are voltage dependent, the data sheet numbers are valid only at the test conditions listed. The relevant average capacitance for a certain application have to be calculated based on the required charge to establish the actual voltage change across the capacitors. For most power MOSFETs the following approximations can be useful:

CDS kapasitansı body diyotunun junction kapasitansı oldugu için non-lineer özllik gösterir. Bu kapasitansın voltaj bağımlılıgı aşağıdaki gibi gösterilir.

CGD kapasitasının aletin input ve outputu arasubdaki geridönüş yolunda olmasından kaynaklı işler daha da karmaşıklaşır. Switcing uygulamalarında , bu deger mosetin drenaj voltajına baglı olarak beklenenden daha yükse olabilir. Bu durum Miller etkisi olarak adlandırılır ve aşağıdaki gibi ifade edilir.

Daha fazla komplikasyon uygulamaları nedeniyle giriş ve çıkış aygıtı arasında geribildirim yolu yerleştirilir anahtarlama içinde CGD kapasitör kaynaklanır. Buna göre, uygulama geçiş yılında efektif değeri çok MOSFET ve drenaj kaynak gerilimi bağlı olarak daha büyük olabilir. Bu olgu "Miller" etkisi denir ve bu gibi ifade edilebilir:

CGD ve CDS kapasitörler volaj bagımlı oldukları için, datasheetlerde verilen değerler sadece test şşartlarında geçerlidir. Belli uygulamalr için ilgili avaraj kapasitans, kapasitörler arasındaki gercek voltaj değişimin gerçekleşmesi temel alınarak hesaplanmalıdır. Aşağıdaki yaklaşım faydalı olacaktır.

The next important parameter to mention is the gate mesh resistance, RG,I. This parasitic resistance describes the resistance associated by the gate signal distribution within the device. Its importance is very significant in high speed switching applications because it is in between the driver and the input capacitor of the device, directly impeding the switching times and the dv/dt immunity of the MOSFET. This effect is recognized in the industry, where real high speed devices like RF MOSFET transistors use metal gate electrodes instead of the higher resistance poly-silicon gate mesh for gate signal distribution. The RG,I resistance is not specified in the data sheets, but in certain applications it can be a very important characteristic of the device. In the back of this paper, Appendix A4 shows a typical measurement setup to determine the internal gate resistor value with an impedance bridge. Obviously, the gate threshold voltage is also a critical characteristic. It is important to note that the data sheet VTH value is defined at 25°C and at a very low current, typically at 250μA. Therefore, it is not equal to the Miller plateau region of the commonly known gate switching waveform. Another rarely mentioned fact about VTH is its approximately –7mV/°C temperature coefficient. It has particular significance in gate drive circuits designed for logic level MOSFET where VTH is already low under the usual test conditions. Since MOSFETs usually operate at elevated temperatures, proper gate drive design must account for the lower VTH when turn-off time, and dv/dt immunity is calculated as shown in Appendix A and F. The trans conductance of the MOSFET is its small signal gain in the linear region of its operation. It is important to point out that every time the MOSFET is turned-on or turned-off, it must go through its linear operating mode where the current is determined by the gate-to-source voltage. The trans conductance, gfs, is the small signal relationship between drain current and gate-to-source voltage:

Bahsedilmesi gerekn diğer önemli bir parametrede gate-mesh direncidir (RG,I). Bu parazitik direnç, alet içindeki gate sinyal dağılımı ile ilgilidir. Bu direnç alet üzerinde giriş kapasitörü ve direnç arasında bulunduğu için yüksek hızlı switçing uygulamaladında çok önem taşır.

Dogrudan Mosffetin switching zamanlarını ve dv/dt oranını etkiler. Bu etki endüstiri tarafından farkedildilerek gerçek yüksek frekanslı RF mossfet transistörlerinde gate sinyal dagılımı için daha yüksek dirençli poli-silikon gate meshleri kullanılmak yerine metal gate elektrodları kullanılır. RG,I direnci transistorlerin data sheetlerinde gösterilmesede, bazı uygulamalardan sistemin karakteristiğini belirleyecek kadar önem kazanabilir. Bu yazının sonundan EK-4 kısmında bu iç direnci empedns köprüsü ile ölçmek için kullanılacak tipik bir kurulum anlatılmaktadır. Gate eşik vaoltajınızn diger bir kritik parametre olduğu açıktır. Datasheetlerde VTH degerinin 25 derece sıcaıklık ve düşük akımlar için (genel olarak 250 mikro amper) tanımlandığı akıldan çıkarılmamalıdır. Dolayısıyla bu deger genel olaral gate switching waveform olarak bilinen Mİller platosu bölgesine eşit değildir. VTH hakkında diğer bir az bahsedilen bilgi ise, -7mV/C bir katsayısının bulunduğudur. VTH'ın genel test koşullarının zaten altında bulunuduğu logic level MOSFETler için tasarlanmış gate-drive devrelerinde bile bu deger önemli etkilere sahiptir. Genel olarak MOSFETler belirli sıcaklıklarda çalıştırıldığı için, uygun gate-drive tasarımınında turn-off zamanında düşük VTH değeride hesaba katılmalıdır. Ve dv/dt immuniy EK-A ve F de gösterildiği gibi hesaplanmalıdır. MOSFETin trans iletkenligi ise, lineer çalışma sırasında onun küçük sinyal kazancıdır.. MOSFET her açıldığında yada kapatıldığında, MOSFET lineer çalışma aşamasından geçmelidir, ki bu aşamada akmı gate-sorce voltajı tarafından belirlenir. Trans iletkenliği,gfs, için drenaj akımı ve gate-to-source vaoltajı arasında küçük bir bağlantı vardır.:

Accordingly, the maximum current of the MOSFET in the linear region is given by:Rearranging this equation for VGS yields the approximate value of the Miller plateau as afunction of the drain current.

Other important parameters like the source inductance (LS) and drain inductance (LD) exhibit significant restrictions in switching performance. Typical LS and LD values are listed in the data sheets, and they are mainly dependent on the package type of the transistor. Their effects can be investigated together with the external parasitic components usually associated with layout and with accompanying external circuitelements like leakage inductance, a current sense resistor, etc. For completeness, the external series gate resistor and the MOSFET driver’s output impedance must be mentioned as determining factors in high performance gate drive designs as they have a profound effect on switching speeds and consequently on switching losses.

Buna göre, Mostefin liineer beölgesinde maksimum akım aşağıdaki gibi bulunur:

Denklemi VGS için yeniden düzenlediğimizde, Miller platosunun yaklaşık değerini drenaj akımının bir fonksiyonu olarak elde edebiliriz.

Kaynak (LS) ve drenaj(LD) indüktansları switching performansında önemli etkilere sahip olan diğer parametrelerdir. Genel LS ve LD değerleri datasheetlerde verilmişlerdir. Değerleri genel olarak transistör paketinin çeşitine bağlıdır. Bu parametrelerin etkileri devredeki diğer parazit kaynaklarının etkileri (induktans elemanları, akım sensörleri vs.) ile birlikte degerlendirilebilir. Tartışmayı tamamlamak gerekirse, harici gate drençleri ve MOSFET driver çıkış empedansları da yüksek performansıl switching uygulamalarının hızları ve sonuç olarak swhitching kayıpları uzerinde büyük etkilere sahiptir.

SWITCHING APPLICATIONS

Now, that all the players are identified, let’s investigate the actual switching behavior of the MOSFET transistors. To gain a better understanding of the fundamental procedure, the parasitic inductance of the circuit will be neglected. Later their respective effects on the basic operation will be analyzed individually. Furthermore, the following descriptions relate to clamped inductive switching because mostMOSFET transistors and high speed gate drive circuits used in switch mode power supplies work in that operating mode.

Figure 3. Simplified clamped inductive switching model

The simplest model of clamped inductive switching is shown in Figure 3, where the DC current source represents the inductor. Its current can be considered constant during the short switching interval. The diode provides a path for the current during the off time of the MOSFET and clamps the drain terminal of the device to the output voltage symbolized by the battery.

SWITCHING UYGULAMALARI

Yukarıda, swhitcing uygulamalarının performansları üzerinde etkisi olan neredeyse tüm etkenlerden bahsettik. Şimdiş switching uygulamalarının gerçek davranışlarından bahsetmeye başlayabiliriz. Temel işleyişi daha iyi anlayabilmek için, devrenin parazitik etkisi gözardı edilecektir. Ancak bu etkiler daha sonra bağımsız olarak tekrar ele alınacaktır. Ayrıca aşağıdaki tanımlamalar induktiv stiching için de geçerlidir, çünkü pekçok MOSFET transistorleri ve yüksek hızlı gate drive devreleri switch mode güç kaynaklarında kullanılır.

Şekil 3. Basitleştirilmiş Sabitlenmiş endüktif switching modeli

Turn on-Sabitlenmiş endüktif switching'in en sade modeli Figür-3 te gösterilmiştir. Burada DC akım kaynagı ,indüktörü gösterir. Buradan sağlanan akım kısa swtitching süresince sabit olarak kabul edilebilir. Diyot, MOSFETin off-time'ı süresince akım için bir yol belirler ve aletin drenaj terminaline bağlanır. Çıkış voltajı batarya ile sembolize edilir.

Turn-On procedure The turn-on event of the MOSFET transistor can be divided into four intervals as depicted in Figure 4.

Figure 4. MOSFET turn-on time intervals

In the first step the input capacitance of the device is charged from 0V to VTH. During this interval most of the gate current is charging the CGS capacitor. A small current is flowing through the CGD capacitor too. As the voltage increases at the gate terminal and the CGD capacitor’s voltage has to be slightly reduced. This period is called the turn-on delay, because both the drain current and the drain voltage of the device remain unchanged. Once the gate is charged to the threshold level, the MOSFET is ready to carry current. In the second interval

the gate is rising from VTH to the Miller plateau level, VGS,Miller. This is the linear operation of the device when current is proportional to the gate voltage. On the gate side, current is flowing into the CGS and CGD capacitors just like in the first time interval and the VGS voltage is increasing. On the output side of the device, the drain current is increasing, while the drain-to-source voltage stays at the previous level (VDS,OFF). This can be understood looking at the schematic in Figure 3. Until all the current is transferred into the MOSFET and the diode is turned-off completely to be able to block reverse voltage across its pn junction,the drain voltage must stay at the output voltage level. Turn-onMOSFET transistörün turn-on aşaması şekil4 te gösterildiği gibi 4 ana kısıma ayrılabilir.

Figure4: MOSFET turn-on aşamalarının zamanlamaları

Ilk adımda, aletin giriş kapasitansı 0V den V_th'ye degişir. Bu aşamada gate akımının büyük kısmı C_GS kapasitörünü doldurmakta kullanılır. Kuçük bir miktar akım ile C_GD kapasitörü doldurulur. Gate terminalindeki voltaj arttıkça V_GD kapasitöründeki voldaj hafifçe düşer. Bu aşama turn-on gecikmesi olarak adlandırılır. Çünkü bu aşamada, hem drenaj akımı hemde drenaj boltajı degişmeden kalır.

Gate eşik degerine kadar şarj edildikten sonra, MOSFET akım taşımaya hazır hale gelir. Bu ikinci aşamada gate V_TH degerinden miller platosu seviyesine V_GS,Miller, yükselir. Bu sırada alet lineer olarak çalışır. Yani akım gate voltajıyla doğru orantılıdır. Gate tarafında, akım C_GS'ye ve C_GD dogru akar ve ilk aşamada olduğu gibi V_GS degeri artmaya artmaya başlar. Output tarafında ise drain-to-source voltajı önceki degerinde (V_DS,OFF) kalmaya devam ederken, drenaj akımı artmaya devam eder. Bu durum figür3 tki şemaya bakakılarak anlaşılabilir. Akımın tamamı MOSFET içinde tranfer edile kadar ve diyot kendi pn baglantısından terst voltaj geçişini tamamen engellemek için turn-off oluncaya kadar voltaj output voltajı seviyesinde kalmalıdır.

Entering into the third period of the turn-on procedure the gate is already charged to the sufficient voltage (VGS,Miller) to carry the entire load current and the rectifier diode is turned off. That now allows the drain voltage to fall. While the drain voltage falls across the device, the gate to- source voltage stays steady. This is the Miller plateau region in the gate voltage waveform. All the gate current available from the driver is diverted to discharge the CGD capacitor to facilitate the rapid voltage change across the drain-to-source terminals. The drain current of the device stays constant since it is now limited by the external circuitry, i.e. the DC current source.

The last step of the turn-on is to fully enhance the conducting channel of the MOSFET by applying a higher gate drive voltage. The final amplitude of VGS determines the ultimate on-resistance of the device during its on-time. Therefore, in this fourth interval, VGS is increased from VGS,Miller to its final value, VDRV. This is accomplished by charging the CGS and CGD capacitors, thus gate current is now split between the two components.

While these capacitors are being charged, the drain current is still constant, and the drain-to source voltage is slightly decreasing as the on resistance of the device is being reduced.

Turn-on aşamasının 3. bölümüne gelindiğinde gate tüm akımı taşımak için zaten yeteri kadar (V_GS,Miller) yüklenmiş ve rekfayır diyotu turn-off duruma geçmiştir. Bu dranaj voltajının düşmesine olanak sağlar. Alet üzerinde drenaj voltajı düşerken gate-to-source voltajı sabit kalmaya devam eder. Bu kısım Miller platosu bölgesidir. Gate akımının tamamı C_GD kapositörünü discharge ederek drain-to-sorce terminallerinde ani bir voltaj degişimine olanak saglamak için yön değiştirmiştir. Harici bir devre (mesela bir dc akım kaynağı) tarafından sınırlandırıldığı için drenaj akımı sabit kalmaya devam eder.

Turn-on aşamasının son adımında daha yüksek bir gate-drive voltajı uygulanarak MOSFETtin iletetim kapasitesi yükseltilir. V_GS'nin son degeri on-resistansının son değerini (çalışır durumdayken) belirler. Bu nedenle, bu 4. aşamada V_GS degeri V_GS,Miller degerinden son degerine (V_DRV) yükseltilir. Bu C_GS ve C_GD kapasitörlerinin şarz edilmesi böylece gate akımının iki parcaya bölünmesi ile sağlanır. Bu kapasitörler şarj edilirken drenaj akımı hala

sabittir ve on-resistance degeri düşmeye başladığı için drain-tosource voltajı hafifce düşer.

Turn-Off procedureThe description of the turn-off procedure for the MOSFET transistor is basically back tracking the turn-on steps from the previous section. Start with VGS being equal to VDRV and the current in the device is the full load current represented by IDC in Figure 3. The drain-to-source voltage is being defined by IDC and the RDS(on) of the MOSFET. The four turn-off steps are shown in Figure 5. for completeness. Figure 5. MOSFET turn-off time intervals The first time interval is the turn-off delay which is required to discharge the CISS capacitance from its initial value to the Miller plateau level. During this time the gate current is supplied by the CISS capacitor itself and it is flowing through the CGS and CGD capacitors of the MOSFET. The drain voltage of the device is slightly increasing as the overdrive voltage is diminishing. The current in the drain is unchanged. In the second period, the drain-to-source voltage of the MOSFET rises from ID⋅RDS(on) to the final VDS(off) level, where it is clamped to the output voltage by the rectifier diode according to the simplified schematic of Figure 3. During this time period – which corresponds to the Miller plateau in the gate voltage waveform - the gate current is strictly the charging current of the CGD capacitor because the gate-to-source voltage is constant. This current is provided by the bypass capacitor of the power stage and it is subtracted from the drain current. The total drain current still equals the load current, i.e. the inductor current represented by the DC current source in Figure 3.

Turn-Off prosedürü Turn-off presedürü temel olarak turn-on prosedürünün tersten işleyen hali olarak dört aşamada ele alınabilir. Başlanğıçta V_gs degeri V_DRV degerine eşit ve alet üzerinden şekil 3 te I_DC olarak gösterilen tam-yük I_DC akımı gecmektedir. Drain-to-sorce voltajı I_DC akımı ve R_DS(on) direnci tarafından belirlenmektedir. MOSFETin turn-off prosedürü şekil 5 de 4 adım olarak gösterilmiştir.

İlk aşama turn-off gecikmesidir, bu aşama C_ISS kapasitörünün kendi ilk degerinden Miller platosu seviyesine kadar boşalması için gereken süre olarak da tanımlanabilir. Bu aşamada gate akımı C_ISS tarafından saglanır ve C_GS ve C_GD üzerinden gaçer. Drenaj voltajı hahifçe artarken overdrive voltajı hahifçe düşer. Drenaj akımı değişmez.

İkinci aşamada, MOSFETin drain-to-source voltajı I_DRxR_DS(on) degerinden kendi son değeri olan V_DS(on) degerine yükselir. Ve burada rektifayır tarafından şekil 3 te gösterildiği gibi sabit tutulur. Bu aşamada C_GD kapasitörü ( Miller platosu bölgesi olarak da kabul edilebilir) gate akımı tarafından şarj edilir. Çünkü vate-tosource voltajı sabittir. Bu akım bypass kapasitörü tarafından drenaj akımı kullanılarak saglanır. Toplam drenaj akımı hala yük akımına (mesela figür 3 te belirtilen DC akım kaynagı ile gösterilen indüktör akımı) eşittir.

The beginning of the third time interval is signified by the turn-on of the diode, thus providing an alternative route to the load current. The gate voltage resumes falling from VGS,Miller to VTH. The majority of the gate current is coming out of the CGS capacitor, because the CGD capacitor is virtually fully charged from the previous time interval. The MOSFET is in linear operation and the declining gate-to-source voltage causes the drain current to decrease and reach near zero by the end of this interval. Meanwhile the drain voltage is steady at VDS(off) due to the forward biased rectifier diode. The last step of the turn-off procedure is to fully discharge the input capacitors of the device. VGS is further reduced until it reaches 0V. The bigger portion of the gate current, similarly to the third turn-off time interval, supplied by the CGS capacitor. The drain current and the drain voltage in the device are unchanged. Summarizing the results, it can be concluded that the MOSFET transistor can be switched between its highest and lowest impedance states (either turn-on or turn-off) in four time intervals. The lengths of all four time intervals are a function of the parasitic capacitance values, the required voltage change across them and the available gate drive current. This emphasizes the importance of the proper component selection and optimum gate drive design for high speed, high frequency switching applications.

Üçüncü aşamanın başlangıcı diyotun turn-on aşaması ile işaretlenir, böylece yük akımı için alternatif bir güzergah ortaya çıkar. Gate volyajı VGS,miller degerinden tekrar VTH değerine düşer. Gate akımın büyük bir kısmı CGS kapasitörü tarafından sağlanmaktadır. Çünkü CGD kapasitörü bir önceki aşamada sanal olarak tamamen şarz olmuştur. Bu aşamada MOSFET lineer olarak çalışır ve düşen gate-to-source voltajı bu aşamaın sonunda drenaj akımının neredeyse 0'a kadar düşmesine sebep olur. Aynı zamanda drenaj voltajı VDS(off) rektifiayır diyotun forvard-biased olamsından kaynaklı sabittir.

Turn-off presedürünün son adımında MOSFETin input kapasiörü tamemen boşaltılır. VGS 0 volta kadar düşer. Gate akımın büyük bir kısmı 3. adıma benzer bir şekilde CGS kapasitörü taradından sağlanır. Drenaj akımı ve drenaj voltajı değişmeden kalır. Sonuçları özetlemk gerekirse, MOSFET transistörleri kendi maksimum ve minimum empedans durumları arasında 4 aşamada switch edilebiilir. Bu aşamalar için gerekli olan süre parazitik kapasitans degerlerinin, gerekli voltaj değişimi ve uygulanan gate akımının bir fonksiyonudur. Bu sonuç yuksek hızlı switching uygulamaları ve gate- drive tasarımları için uygun devre elemanlarının seçimin nekadar önemli işaret etmektedir.

Characteristic numbers for turn-on, turn-off delays, rise and fall times of the MOSFET

switching waveforms are listed in the transistor data sheets. Unfortunately, these numbers correspond to the specific test conditions and to resistive load, making the comparison of different manufacturers’ products difficult. Also, switching performance in practical applications with clamped inductive load is significantly different from the numbers given in the data sheets.

Turn-on ve turn-off gecikmeleri için karakteristik değerler (MOSFETin yükselme ve düşme süreleri) transistörlerin datasheetlerinde belirtilmektedir. Ne yazıkki bu değerler özel test şartlarında ve belirli resistif yüklerde ölçülmüştür ve farklı üreticilerin değerlerini birbiri ile karşışatırabilmek çok zordur. Ayrıca pratikte ortaya çıkan değerler bu dataheetlerde verilen değerlerden oldukça farklıdır.

Power lossesThe switching action in the MOSFET transistor in power applications will result in some unavoidable losses, which can be divided into two categories. The simpler of the two loss mechanisms is the gate drive loss of the device. As described before, turning-on or off the MOSFET involves charging or discharging the CISS capacitor. When the voltage across a capacitor is changing, a certain amount of charge has to be transferred. The amount of charge required to change the gate voltage between 0V and the actual gate drive voltage VDRV, is characterized by the typical gate charge vs. gate-to-source voltage curve in the MOSFET data sheet. An example is shown in Figure 6.

Figure 6. Typical gate charge vs. gate-to-source voltage

Güç KayıplarıMOSFET transistörlerde swithc olayı önüne geçemeyeceğimiz bir takım güç kayıpları ile sonuçlanır. Bu kayıplar iki grupta toplanabilir. Ilki gate driveda oluşan kayıptır. Daha önce anlatıldığı üzere MOSFETin turn on yada turn off aşamasında CISS kapasitörü şarj ve deşarj edilir. Kapasitör üzerindeki voltaj değişirken belli bir miktar yük taşınmalıdır. Gate voltajını oV den gercek drive voltajı olan V_DRV'ye çıkarmak için gerekli olan yük miktarı MOSFETin datasheetinde gösterilen gate yükü vs gate-tosource eğrisi tarafından karakterize edilir. Bunun bir örnegi figur 6 da gösterilmiştir.

Şekil 6. Kapı vs Tipik kapısı şarj için kaynak gerilimi

This graph gives a relatively accurate worst case estimate of the gate charge as a function of the gate drive voltage. The parameter used to generate the individual curves is the drain-to source off state voltage of the device. VDS(off) influences the Miller charge – the area below the flat portion of the curves – thus also, the total gate charge required in a switching cycle. Once the total gate charge is obtained from Figure 6, the gate charge losses can be calculated as: where VDRV is the amplitude of the gate drive waveform and fDRV is the gate drive frequency – which is in most cases equal to the switching frequency. It is interesting to notice that the QG⋅fDRV term in the previous equation gives the average bias current required to drive the gate. The power lost to drive the gate of the MOSFET transistor is dissipated in the gate drive circuitry. Referring back to Figures 4 and 5, the dissipating components can be identified as the combination of the series ohmic impedance in the gate drive path. In every switching cycle the required gate charge has to pass through the driver output impedance, the external gate resistor, and the internal gate mesh resistance. As it turns out, the power dissipation is independent of how quickly the charge is delivered through the resistors. Using the resistor designators from Figures 4 and 5, the driver power dissipation can be expressed QG.fDRV çarpımı

Bu grafik gate yükünü gate drive voltajının bir fonksiyonu olarak verir. Her bir egriyi üretmek için kullanılan parametre drain-to-source -off voltajıdır.VDS(off) Miller sarzını (grafikte düz bölgenin altında kalan kısım) ve dolayısıyla switching dongüsünde gerekli olan gate yükünü etkiler. Toplam yük figür 6 dan birkere elde edildikten sonra, yükteki kayıp şöyle hesaplanabilir.

burada VDRV gate-drive genligi, fDRV gate-drive frekansıdır ( genellikle switching frekansına eşittir). Şunu belirtmek gerekir ki QG.fDRV çarpımı gatei sürmek için gerekliolan avaraj bias akımına eşittir. Gate drive edilirken oluşan güç kayıbı gate devresinde gerçekleşir. Fiür 4 ve 5'e geri dönecek olursak yükteki kayıba neden olan parçalar gate drive yolunda seri olarak empedanslar olarak düşünülebilirler. Her switching döngüsünde, gerekli olan gate yükü sürücü output empedansını, harici gate direncini ve dahili mesh direncini katetmek zorundadır. Oluşan yük kayıbı yükün direncler üzerinden ne kadar çabuk aktığından bağımsızdır. Figür 4 ve 5 teki direnç tasarımları kullanılarak yükteki kayıp aşağıdaki gibi hesaplanabilir.

In the above equations, the gate drive circuit is represented by a resistive output impedance and this assumption is valid for MOS based gate drivers. When bipolar transistors are utilized in the gate drive circuit, the output impedance becomes non-linear and the equations do not yield the correct answers. It is safe to assume that with low value gate resistors (<5Ω) most gate drive losses are dissipated in the driver. If RGATE is sufficiently large to limit IG below the output current capability of the bipolar driver, the majority of the gate drive power loss is then dissipated in RGATE.

In addition to the gate drive power loss, the transistors accrue switching losses in the traditional sense due to high current and high voltage being present in the device simultaneously for a short period. In order to ensure the least amount of switching losses, the duration of this time interval must be minimized. Looking at the turn-on and turn-off procedures of the MOSFET, this condition is limited to intervals 2 and 3 of the switching transitions in both turn-on and turn-off operation. These time intervals correspond to the linear operation of the device when the gate voltage is between VTH and VGS,Miller, causing changes in the current of the device and to the Miller plateau region when the drain voltage

goes through its switching transition.

his is a very important realization to properly design high speed gate drive circuits. It highlights the fact that the most important characteristic of the gate driver is its source-sink current capability around the Miller plateau voltage level. Peak current capability, which is measured at full VDRV across the driver’s output impedance, has very little relevance to the actual switching performance of the MOSFET. What really determines the switching times of the device is the gate drive current capability when the gate-to source voltage, i.e. the output of the driver is at ~5V (~2.5V for logic level MOSFETs

Yukarıdaki denklemlede, gate drive devresi resistif çıkış empedansı ile tanımlanmıştır. Bu kabullenme sadece MOS tabanlı gate sürücüleri için geçerlidir. Gate devresinde bipolar transistör kullanılacağı zaman output empedansı non-lineer hale gelir ve yukardaki denklemler doğru sonucu vermezler. Gate dirençlelrinin düşük olduğu durumlarda (<5Ohm) pek çok gate drive kayıpları yokolur. Eger RGATE degeri IG yi bipolar sürücünün output akımı kapasitesinden alçakta tutmak için yeterince yüksek ise gate drive kayıplarının büyük çogunlugu RGATE üzerinde gerçekleşir.

Gate drive güç kayıplarına ek olarak, yüksek akım ve yüksek voltajın çok kısa zaman peryotları için bir arada bulunmasından kaynaklı switching kayıpları yaşanması da muhtemeldir. Switching kayıplarını düşürebilmek için bu kısa zaman peryodunun mumkün olduğunca kısaltılması gerekmektedir. MOSFET'in tunr-on ve turn-off prosedürlerine tekrar bakacak olursak, bu durum göz önüne alınarak her iki presedüründe 2. ve 3. aşamaları tekrar gözden geçirilmelidir. Gate voltajının VTH ve VGS arasında bulundugu durumlarda, transistor bu zaman aralıklarında lineer olarak çalışır.

Yüksek hızlı gate drive deverlerinin tasarımında bu iyi anlaşılması gereken bir konudur. Bu gate-sürücüsünün en önemli karakteristiginin source-sink akım kapasitesinin miller platosu voltaj seviyesi etrafında oldugunu işarat eder. Peak akım kapasitesi, otuput empedansı üzerinden tam VDRV ölçülerek bulunur ve MOSFETin switching performası ile çok az ilgilidir. MOSFETin switching performansını belirleyen asıl parametre, gate-to-soruce voltajı ( sürücün çıkışı) 5V civarında iken gate sürücüsünün akım kapasitesidir.

A crude estimate of the MOSFET switching losses can be calculated using simplified linear approximations of the gate drive current, drain current and drain voltage waveforms during periods 2 and 3 of the switching transitions. First the gate drive currents must be determined for the second and third time intervals respectively:

Assuming that IG2 charges the input capacitor of the device from VTH to VGS,Miller and IG3 is the discharge current of the CRSS capacitor while the drain voltage changes from VDS(off) to 0V, the approximate switching times are given as:

MOSFET'in switching kayıpları, MOSFETin 2. ve 3. zaman aralıkları için denkklemlerde gate-drive akımı, deeanaj akımı ve direnaj voltajı için lineer yaklaşımlar yapılarak kabaca hesaplanabilir. İlk olarak gate drive akımları 2. ve 3. zaman aralıkları için sırasıyla aşağıdaki gibi bulunmalıdır:

IG2 nin input kapasitörünü VTH den VGS,Miller seviyesine sarj ettiği ve drenaj voltajının VDS(off)tan 0V a düştügünde IG3 CRSS kapasitörünü şarj ettiğini kabul ederek swtiching zamanları aşağıdaki gibi bulunabilir.

During t2 the drain voltage is VDS(off) and the current is tamping from 0A to the load current, IL while in t3 time interval the drain voltage is falling from VDS(off) to near 0V. Again, using linear approximations of the waveforms, the power loss components for the respective time intervals can be estimated:

t2 süresinde drenaj voltajı VDS(off) dur ve akım 0A dan yük akımı IL'ye çıkarken t3 süresinde ise drenaj voltajı VDS(off) dan 0V seviyesine düşer. Yine lineer yaklaşımlar kullanılarak ilgili zaman aralıklakrında güç kayıpları aşağıdaki gibi hesaplanır:

where T is the switching period. The total switching loss is the sum of the two loss components, which yields the following simplified expression:

Even though the switching transitions are well understood, calculating the exact switching losses is almost impossible. The reason is the effect of the parasitic inductive components which will significantly alter the current and voltage waveforms, as well as the switching times during the switching procedures. Taking into account the effect of the different source and

drain inductance of a real circuit would result in second order differential equations to describe the actual waveforms of the circuit. Since the variables, including gate threshold voltage, MOSFET capacitor values, driver output impedance, etc. have a very wide tolerance, the above described linear approximation seems to be a reasonable enough compromise to estimate switching losses in the MOSFET.

Burada T switching peryodudur. Toplam switching kayıbıbasitleştirilmiş ifadeden hesaplanacagı gibi iki kayıp çeşidinin toplamıdır.

Switching süreçleri aslında iyi anlaşılmış olmasına ragmen, gerçek switching kayıplarını hesaplayabilmek neredeyse imkansızdır. Bunun sebebi akımı ve voltaj degerini ve hatta siwitching zamanını çok belirgin bir düzeyde etkileyebilen parazitik etkilerdir. Değişik kaynakların devre üzerindeki etkileri ikinci dereceden difreansiyel denklemler ile ifade edilebilir. Denklemdeki gate voltajı eşik degeri, kapasitör degerleri sürücü in output empedansı ve diğer degişkenler çok değişebilir ve geniş toleransa sahip olduklarından yukarıdaki denklemde uygulanan lineer basitleştirmeler yeterince uygulanabilir ve mantıklı hale gelmektedir.

Effects of parasitic components The most profound effect on switching performance is exhibited by the source inductance. There are two sources for parasitic source inductance in a typical circuit, the source bond wire neatly integrated into the MOSFET package and the printed circuit board wiring inductance between the source lead and the common ground. This is usually referenced as the negative electrode of the high frequency filter capacitor around the power stage and the bypass capacitor of the gate driver. Current sense resistors in series with the source can add additional inductance to the previous two components. There are two mechanisms in the switching procedure which involve the source inductor. At the beginning of the switching transitions the gate current is increasing very rapidly as illustrated in Figures 4 and 5. This current must flow through the source inductance and will be slowed down based on the inductor value. Consequently, the time required to charge/discharge the input capacitance of the MOSFET gets longer, mainly influencing the turn-on and turn-off delays (step 1). Furthermore, the source inductor and the CISS capacitor form a resonant circuit as shown in

Figure 7. Gate drive resonant circuit components

Parazitik bileşenlerin etkileri:Switching performansı üzerinde en büyük etkiyi source indüktansı gösterir. Tipik bir devrede parazitik indüktansın iki kaynağı bulunur. MOSFET paketinin baglantı kabloları ve kaynak ve ground arasındaki baskıdevre kablolamaları. Bu genellikle gate driverinun bypass kapasitörü ve yüksek firekans filitre kapsitörünün negatif elektrodu olarak da düşünülebilir. Devredeki seri

baglı (sense) dirençler ektra indüktans yaratarak önceki iki parazit gurubuna katkıda bulunabilirler. Swithcing mekanizmasında kaynak indüktörünü içeren iki çeşit mekanizma bulunur. Swithing geçişlerinin başlangıcında gate akımı sekil 4 ve sekil 5 de gösterildiği gibi çok hızlı olarak yükselmektedir. Bu akım kaynak indüktansı üzerinden akmak zorundadır ve indüktö değerine göre akım şiddeti azalacaktır. Sonuç olarak MOSFETtin input kapasitörünün dolması veya boşalması daha fazla zaman alarak step1 deki turn on ve turn off gecikmelerini getkileyecektir. Ayrıca kaynak indüktörü ve CISS kapasitoru şekilde gösterildiği gibi bir rezonans devresi oluştracaktır.

Şekil 7.Gate drive resonans devresi bileşenleri

The resonant circuit is exited by the steep edges of the gate drive voltage waveform and it is the fundamental reason for the oscillatory spikes observed in most gate drive circuits. Fortunately, the otherwise very high Q resonance between CISS and LS is damped or can be damped by the series resistive components of the loop which include the driver output impedance, the external gate resistor, and the internal gate mesh resistor.

The only user adjustable value, RGATE, can be calculated for optimum performance by:

Resonans devresi gate drive voltaj dalgasındaki addım kenarları tarafından uyarılırslar. Pek çok gate drive devrelerinde gözlenen dalgalı spike'ların sebebi budur. Bu sayede CISS ve LS arasındaki çok yüksek Q resonansı seri dirençsel bileşenlerşerrle (driver output empedans, harici gate direnci ve iç meşh direnci) düşürülür.

Kullanıcı tarafında kontol edilebilen tek deger RGATE optimum performansı elde edebilmek için aşağıdaki gibi hesaplanır:

Smaller resistor values will result an overshoot in the gate drive voltage waveform, but also result in faster turn-on speed. Higher resistor values will under-damp the oscillation and extend the switching times without offering any benefit for the gate drive design. The second effect of the source inductance is a negative feedback whenever the drain current of the device is changing rapidly. This effect is present in the second time interval of the turn-on and in the third time interval of the turn-off procedure. During these periods the gate voltage is between VTH and VGS,Miller, and the gate current is defined by the voltage across the drive impedance, VDRV-VGS. In order to increase the drain current quickly, significant voltage has to be applied across the source inductance. This voltage reduces the available voltage across the drive impedance, thus reduces the rate of change in the gate drive voltage which will result in a lower di/dt of the drain current. The lower di/dt requires less voltage across the source inductance. A delicate balance of gate current and drain di/dt is established through the negative feedback by the source inductor. The other parasitic inductance of the switching network is the drain inductance which is again composed of several components. They are the packaging inductance inside the transistor package, all the inductances associated with interconnection and the leakage inductance of a transformer in isolated power supplies. Their effect can be lumped together since they are in series with each other. They act as a turn-on snubber for the MOSFET. During turn-on they limit the di/dt of the drain current and reduce the drain-to-source voltage across the device by the factor of LD⋅di/dt. In fact, LD can reduce the turnon switching losses significantly. While higher LD values seem beneficial at turn-on, they cause considerable problems at turn-off when the drain current must ramp down available in the literature but points beyond the scope of this paper.

Küçük direnc degerleri gate drive coltajının çok yuksek degere çıkmasına sebep olurken daha hızlı bir turn-on saglar. Yüksek direnç degerleri gate drive tarasımında herhangi bir avantaj sağlamadığı gibi switching zamanlarının uzamasına neden olur. Drenasj akımı hızlıca değiştikçe kaynak indüktansı negatif geribesleme etkisi gösterir. Bu etki turn on prosedürünün 2. zaman aralığınde ve turn off presedürünün 3. zaman aralığında gözlenir. Bu peyotlar boyunca, gate voltajı VTH ve VGS,MILLER arasında gate akımı ise driver empedansındaki voltaj değerine (VDRV-VGS) göre bir deger alır. Drenaj akımını çabucak yükseltmek için kaynak indüktansına belirgin bir voltaj uygulanmak zorundadur. Bu voltaj driver empedansındaki voltaj degerini düşürür. Bu voltaj düşmesi drenaj akımında düşük bir di/dt oranına neden olur. Bu düşük di/dt oranı kaynak indüktansın üzerinden daha düşük bir voltajın geçmesine nedene olur. Kaynak indüktörü tarafından negatif bir geribesleme uygulanması ile gate akımı ve drenaj di/dti üzerinde hasass bir denge sağlanır. Swithing networkünün Diğer bir parazitik indüktansı ise yine pek çok bileşenden oluşmuş olan drenaj indüktansıdır. Transistör paketlerinin paketleme indüktansları, arabağlantılardan oluşan tüm indüktanslarve isole edilmiş güç kaynaklarının transformatorlerinden kayaklı bir indüktanslar. Tüm bunların etkileri bir bütün olarak düşünülebilir. Çünkü hepsi birbirine seri bağlıdır. MOSFET'İn turn-on söndürücüsü (snubber) olarak etki ederler. Turn on sırasında drenaj akımının di/dt ( I'nin zaman içindeki değişim oranı) değerini limitleyerek alet üzerindeki drain-to-soruce voltaj değerini LD.di/dt oradında düşürürler. Aslında, LD turn-on swithing kayıplarını da belirgin bir şekilde azaltır. Yüksek LD degerleri turn on sırasında faydalı görünürken turn-off sırasında drenaj akımı düşerken dikkate alınması gerekensorunlara neden olurlar. Ancak bunlar bu yazının değinecekleri arasında değildir.

İLK BÖLÜMÜN SONU 2010-01-14

GROUND REFERENCED GATEDRIVE

PWM Direct driveIn power supply applications, the simplest way of driving the gate of the main switching transistor is to utilize the gate drive output of the PWM controller as shown in Figure 8.

Figure 8. Direct gate drive circuit The most difficult task in direct gate drives is to optimize the circuit layout. As indicated in Figure 8, there might be considerable distance between the PWM controller and the MOSFET. This distance introduces a parasitic inductance due to the loop formed by the gate drive and ground return traces which can slow down the switching speed and can cause ringing in the gate drive waveform. Even with a ground plane, theinductance can not be completely eliminated since the ground plane provides a low inductance path for the ground return current only. To reduce the inductance linked to the gate drive connection, a wider PCB trace is desirable. Another problem in direct gate drive is the limited drive current capability of the PWM controllers. Very few integrated circuits offer more than 1A peak gate drive capability. This will limit the maximum die size which can bedriven at a reasonable speed by the controller. Another limiting factor for MOSFET die size with direct gate drive is the power dissipation of the driver within the controller. An external gate resistor can mitigate this problem as discussed before. When direct gate drive is absolutely necessary for space and/or cost savings, special considerations are required to provide appropriate bypassing for the controller. The high current spikes driving the gate of the MOSFET can disrupt the sensitive analog circuitry inside the PWM controller. As MOSFET die size increases, so too does gate charge required. The selection of the proper bypass capacitor calls for a little bit more scientific approach than picking the usual 0.1μF or 1μF bypass capacitor.

PWM direkt sürücüGüç kaynağı uygulamalarında, ana anahtarlama taransistörünü sürmenin en basit yolu PWM denetleyicinin gate sürücü çıkışını Fig. 8 deki gibi kullanmaktır.

Şekil 8. direkt gate sürücü devresi.

Direkt gate sürücü tasarımlarındaki en büyük zorluk devre düzeni optimize etmektir. Figür 8 de gösterildiği gibi, Mosfet ve PWD denetleyicisi arasında farkedilebilir bir uzaklık bulunabilir. Bu uzaklık, gate dive ve ground arasında oluşan akım döngüsü nedeniyle parazitik indiksiyonlara neden olabilir. Bu da switching hızını ve performansını etkiler. Ground tabakası olmasına ragmen, bu parazitik indüktansı yok etmek herzaman mümkün olmayabilir. Bu gate – drive baglantısından kaynaklı oluçan indüktansı yok etmek için, geniş PCB yolları kullanılmalıdır. Direkt gatelerle ilgili bir başka problem ise, PWM denetleyicilerinin akım kapasitelerinin genelde düşük olmasıdır. Çok az sayıdaki entegre devre 1A dan yüksek peak akım kapasitesine sahiptir. Bu denetleyici taradından makul bir hızda sürülebilecek maksimum die boyutunu sınırlandıracaktır. Direkt gate tasarımında Mosfet die boyutunu sınırlandıracak bir başke etken ise denetleyicideki güç kayıplarıdır. Harici bit gate direnci bu güç kaybını azaltmaya yardımcı olabilir. Gate sürücülerinin alan ve maliyet açısından kesinlikle gerekli olduğu uygulamalarda, denetleyiciyi bypass edecek birtakım etkenler göz önüne alınmalıdır. Yüksek akım atlamaları PWM içerisindeki hashas analog dervereler zarar verebilit. Mosfet die boyutu arttıkça, dolayısıyla gerekli olan gate yükü de artmaktadır. Bu bölümde uygun bypass kapasitör seçimi üzerine biraz bilimsel aklaşım getirilecektir.

Sizing the bypass capacitor In this chapter the calculation of the MOSFET gate driver’s bypass capacitor is demonstrated. This capacitor is the same as the PWM controller’s bypass capacitor in direct gate drive application because that is the capacitor which provides the gate drive current at turn-on. In case of a separate driver circuit, whether a gate drive IC or discrete solution, this capacitor must be placed close, preferably directly across the bias and ground connection of the driver.

There are two current components to consider. One is the quiescent current which can change by a 10x factor based on the input state of some integrated drivers. This itself will cause a duty cycle dependent ripple across the bypass capacitor which can be calculated as:

Bypass kapasitörünün boyutlandırılmasıBu bölümde Mosfet gate sürücüsü için uygun bypass kapasitörü hesabı anlatılacaktır. Bu kapasitör, turn-on sırasında gate drive akımını sağlaması nedeniyle, direkt gate sürücü uygulamalarındaki PWM denetleyicin bypass kapasitörü ile aynıdır. Ayrı sürücü devrelerinin mevcut oldugu durumlarda, bu kapasitör tercihen sürücün bias'ı ve groundu arasına yada mümkün olduğu kadar yakına yerleştirilmelidir. Göz önünde bulundurulması gereken iki akım vileşeni vardır. İlki istirahat akımı, ki devrenin input durumna göre bu akım anlık olarak 10 katına kadar değişebilir. Aşağıdaki formule göre hesaplanabilen bir akım döngüsüne neden olur.

where it is assumed that the driver’s quiescent current is higher when its input is driven high. The other ripple component is the gate current. Although the actual current amplitude is not know in most cases, the voltage ripple across the bypass capacitor can be determined based on the value of the gate charge. At turn-on, this charge is taken out of the bypass capacitor and transferred to the MOSFET input capacitor. Accordingly the ripple is given by:

Burada input yükseğe çekildiğinde devrenin istirehat akımının daha yüksek olduğunu kabul ediyoruz. Dalğalanma gösteren diğer bir devre bileşeni de gate akımıdır. Aslında gercek akım degeri çoğu durumda bilinemez, bypass kapasitörü üstündeki yükten yola çıkılarak voltaj dalgalanması belirlenir. Turn-on sırasında, bu yük bypass pakasitörü tarasından alınarak Mosfet input kapasitörüne aktarılır. Voltajdaki dalğalanma aşağıdaki gibi bulunur

Süperposizyon ilkesini kullanarak ve denklemleri CDRV için çözerek, tolalere edilebilir ripple voltajı (AV) için baypass kapasitör degeri aşağıdaki gibi hesaplanabilir.

where IQ,HI is the quiescent current of the driver when its input is driven high, DMAX is the maximum duty cycle of the driver while the input can stay high, fDRV is the operating frequency of the driver, and QG is the total gate charge based on the amplitude of the gate drive and drain-tosource off state voltages.

Burada IQ,HI devrenin input degeri yüksek olduğu durumdaki istirahat akımı, DMAX inputun yüksek dumdaki maksimum görev döngüsü, fDRV ise sürücünün çalışma frekansıdır. QG ise gate-drive genliği ve drenaj-kaynak off state voltajları tarafından belirlenen toplam yüktür.

Driver protectionAnother must-do with direct drive and with gate drive ICs using bipolar output stage is to provide suitable protection for the output bipolar transistors against reverse currents. As indicated in the simplified diagram in Figure 9, the output stage of the integrated bipolar drivers is built from npn transistors due to their more efficient area utilization and better performance.

Sürücü korumasıGöz önüne alınması ve kesinlikle uygulanması gereken konulardan birtanesi de ters akımlara karşı sürücü korumasıdır. Figür9 da gösterildiği üzere entegre bipolar devrelerin output kısımları npn transistörlerden yapılmıştır. Çünkü daha verimli ve daha performasnlıdırlar.

Figure 9. Gate drive with integrated bipolar transistors

The npn transistors can handle currents in one direction only. The high side npn can source but can not sink current while the low side is exactly the opposite. Unavoidable oscillations between the source inductor and the input capacitor of the MOSFET during turn-on and turn-off necessitate that current should be able to flow in both directions at the output of the driver.

To provide a path for reverse currents, low forward voltage drop Schottky diodes are generally needed to protect the outputs. The diodes must be placed very close to the output pin and to the bypass capacitor of the driver. It is important to point out also, that the diodes protect the driver only, they are not clamping the gate-to-source voltage against excessive ringing especially with direct drive where the control IC might be far away from the gate-source terminals of the MOSFET.

Npn transistörler akımı sadece tek yönde geçirirler. Yüksek kenar npn akım kaynağına bağlıyken düşük kenar akımın gideceği yere bağlıdır. Her iki kenarda ters şekilde bağlanamaz. Turn-on ve Turn-off aşamasında, kaynak indüktörü ve input kapasitörü arasında gerçekleşen, önleyemediğimiz dalgalanmalar devernin output ucunda akımın her iki yöne de akmasına neden olur. Ters akıma üzerinden akabilecegi bir yön belirleyerek outputları koruma altına almak için düşük voltajlı ileri yönlü şchottky diyotları kullanılmalıdır. Bu diyotlar devrenin bypass kapasitörü outpuç uçlarına çok yakın bağlanmalıdır. Özellikle belirtmek gerekir ki bu diyotlar sadece devreyi korumaktadır, Aşırı gate-to-source voltaj yüklenmelerine karşı bir güvence değildir.

Bipolar totem-pole driver

One of the most popular and cost effective drive circuit for driving MOSFETs is a bipolar, noninverting totem-pole driver as shown in Figure 10.

Figure 10. Bipolar totem-pole MOSFET driver Like all external drivers, this circuit handles the current spikes and power losses making the operating conditions for the PWM controller more favorable. Of course, they can be and should be placed right next to the power MOSFET they are driving. That way the high current transients of driving the gate are localized in a very small loop area, reducing the value of parasitic inductances. Even though the driver is built from discrete components, it needs its own bypass capacitor placed across the collectors of the upper npn and the lower pnp transistors. Ideally there is a smoothing resistor or inductor between the bypass capacitor of the driver and the bypass capacitor of the PWM controller for increased noise immunity. The RGATE resistor of Figure 10 is optional and RB can be sized to provide the required gate impedance based on the large signal beta of the driver transistors.

Bipolar totem-pole driverMOSFET'leri sürmek için en popüler ve maliyet açısından en etkin devre şekil 10 da gösterilen bipolar, non-inverting totem-pole sürücü devresidir.

Şekil 10. Bipolar totem-pole Mosfet sürücü devresi

Harici diğer devreler gibi bu devre de, ani akım sıçramalarını ve güç kayıplarını kontrol altında tutarak PWM denetleticisinin daha düzgün çalışabilmesi için gerekli çalışma koşullarının oluşturur. Tabiki ve mutlak suretle sürdükleri güç Mosfetinin sag bitişiğine yerleştirilmelidir. Bu şekilde, sürülen kapının yüksek akım geçişleri küçük bir döngü alanına hapsedilmiş olur. Boylece bundan kaynaklanan pek çok parazitik indüktans mümkün olan en alt seviyelere indirilmiş olur. Sürücü bitbirinden ayrı bileşenlerden oluşmuş olsa bile Upper npn ve Lower pnp transistörlerin kollektörleri arasına yerleştirilmiş kendi bypass kapasitörüne ihtiyaç duyar. Sistemin gürültü toleransını arttırmak için sürücü devresinin bypass kapasitöeü ve PWM devresinin bypass kapasitörü arasına yumuşatıcı bir direncin yada indüktörün eklenmesi faydalı olacaktır. Şekil 10'da gösterilen RGATE direnci opsiyoneldir . Sürücü transistörlerinin geniş-sinyal-beta degerlerinini göz önüne alarak RB'nin degeri ihtiyaç duyulan gate empedansını saglamak üzere değiştirilebilir.

An interesting property of the bipolar totem-pole driver that the two base-emitter junctions protect each other against reverse breakdown. Furthermore, assuming that the loop area is really small and RGATE is negligible, they can clamp the gate voltage between VBIAS+VBE and GND-VBE using the base-emitter diodes of the transistors. Another benefit of this solution, based on the same clamp mechanism, is that the npn-pnp totem-pole driver does not require any Schottky diode for reverse current protection.

MOSFET totem-pole driver The MOSFET equivalent of the bipolar totempole driver is pictured in Figure 11. All the benefits mentioned about the bipolar totem-pole driver are equally applicable to this implementation.

Figure 11. MOSFET based totem-pole driver Unfortunately, this circuit has several drawbacks compared to the bipolar version which explain that it is very rarely implemented discretely. The circuit of Figure 11 is an inverting driver, therefore the PWM output signal must be inverted. In addition, the suitable MOSFET transistors are more expensive than the bipolar ones and they will have a large shoot through current when their common gate voltage is in

transition. This problem can be circumvented by additional logic or timing components which technique is extensively used in IC implementations.

Speed enhancement circuits When speed enhancement circuits are mentioned designers exclusively consider circuits which speed-up the turn-off process of the MOSFET. The reason is that the turn-on speed is usually limited by the turn-off, or reverse recovery speed of the rectifier component in the power supply. As discussed with respect to the inductive clamped model in Figure 3, the turn-on of the MOSFET coincides with the turn-off of the rectifier diode. Therefore, the fastest switching action is determined by the reverse recovery characteristic of the diode, not by the strength of the gate drive circuit. In an optimum design the gate drive speed at turn-on is matched to the diode switching characteristic. Considering also that the Miller region is closer to GND than to the final gate drive voltage VDRV, a higher voltage can be applied across the driver output impedance and the gate resistor. Usually the obtained turn-on speed is sufficient to drive the MOSFET.

Bipolar totem-pole sürücünün ilginç bir özelliği ise, iki base-emiter junctionı birbirlerini ters akıma karşı korur. Ayrıca loop bölgesinin gerçekten çok küçük ve RGATE degerinin göz ardı edilebilecek kadar küçük olduğunu kabul edesek, transistörlerin base-emiter diyotlarını kullanarak VBIAS+VBE ve GND-VBE arasındaki gate voltajını kenetleyebilirler. Bu çözümün aynı kenetlemeke mekanizmazı temelinde bir başka avantajı ise npn-pnp totem-pole sürücü ters akım korunması için Shottky diyotuna gerek duymaz.

Mosfet totem-pole sürücü

şekil 11 de gösterilmiş olan bipolar totem-pole sürücünün Mosfet karşılığıdır. Bipolar totem-pole sürücü için yukarda bahsedilmiş olan avantajların tamamı bu sürücü için de geçerlidir.

Ne yazık ki, bu devre bipolar versiyonuna göre bazı zorluklar içerir ve bu nedenden dolayı çok nadiren tercih edilir. Şekil 11'de gösterilmiş olan devre sürücüyü invert etmektedir. Bu

nedenle PWM çıkış sinyali de invert edilmelidir. Ek olarak, Bu iş için uygun Mosfet transistörler benzer işleri gören bipolar transistörlere göre oldukça pahalıdırlar ve gate voltajı akar durumdayken geniş bir “shoot throuht akıma” sahiptirler. Bu problem ek mantık ve zamanlama deverleri eklenerek çözülebilir. Bu çözüm IC uygulamalarında oldukça yaygın olarak kullanılır.

Hızı iyileştirilmiş devrelerHızın iyileştirilmesindenden bahsedildiğinde, tasarımcılar genellikle Mosfet sürücünün turn-off sürecinin hızlandırılmasını göz önüne getirirler. Çünkü torn-on hızı genellikle turn-off tarafından yada güç sağlayıcının rektifayır bileşenlerinin reverse recover hızı tarafından belirlenir. Figür 3 te tartışıldığı üzere, Mosfetin turn-on süreci rectifayır diyodun turn-off süreci ile örtüşür. Bu nedenle anahtarlama işleminin hızı diyodun reverse recover karakteristiği ile belirlenir, gate sürücü devresinin gücüyle değil. Optimum bir tasarımda gate sürücü hızı diyotun anahtarlama karakteristiği ile örtüşür. Miller bölgesinin GND ye yakın olduğu düşünüldüğünde sürücü output empedansından ve gate direncinden daha yüksek bir voltaj geçirerek turn-on aşamasında blirgin bir hızlanma gözlenebilir.

The situation is vastly different at turn-off. In theory, the turn-off speed of the MOSFET depends only on the gate drive circuit. A higher current turn-off circuit can discharge the input capacitors quicker, providing shorter switching times and consequently lower switching losses. The higher discharge current can be achieved by a lower output impedance MOSFET driver and/or a negative turn-off voltage in case of the common N-channel device. While faster switching can potentially lower the switching losses, the turn-off speed-up circuits increase the ringing in the waveforms due to the higher turnoff di/dt and dv/dt of the MOSFET. This is something to consider in selecting the proper voltage rating and EMI containment for the power device.

Durum turn-off sürecinde tamamen farklıdır. Teorik olarak Mosfetin turn-off hızı sadece gate sürücü devresine bağlıdır. Yüksek akımlo bir turn-of devresi input kapasitörünü çabucak discharge derek daha hızlı anahtarlama dolayısıyla daha düşük anahtarlama kaybı sağlayabilir. Yüksek discharge akımı düşük empedanslı Mosfet output devresi veya N-channel aletlerde negatif turn-off voltajı ile elde edilebilir. Daha hızlı swiitchingler genellikle daha düşük switching kayıpları sağlarlar. Devrenin turn-off hızı artar. Bu power devreleri için uygun voltajı seçmekte göz önüne alınması gereken bir faktördür.

Turn-off diodeThe following examples of turn-off circuits are demonstrated on simple ground referenced gate drive circuits, but are equally applicable to other implementations discussed later in the paper. The simplest technique is the anti-parallel diode, as shown in Figure 12.Figure 12. Simple turn-off speed enhancement circuit In this circuit RGATE allows adjustment of the MOSFET turn-on speed. During turn-off the antiparallel diode shunts out the resistor. DOFF works only when the gate current is higher than:

Turn-off diyotuAşağıdaki turn-off örnek develeri basit toprak referanslı gate sürücü devreleri üzerinde

hazırlanmıştır. Ancak bu yazının devamında bahsedilecek diğer devreler üzerinde de eşit derecede uygulanabilir. En basit teknik şekil 12 de gösterilen anti-paralel diyottur

Figure 12.Turn off hızı arttırılmış basit devre.

Bu devrede RGATE Mosfetin turn-off hızının ayarlanmasına imkan vermektedir. Turn off sırasında antiparalel diyot resistöre shunts out yapar. DOFF yanlızca gate akımı daha yüksekken çalışır:

typically around 150mA using a 1N4148 and around 300mA with a BAS40 Schottky antiparallel diode. Consequently, as the gate-tosource voltage approaches 0V the diode helps less and less. As a result, this circuit will provide a significant reduction in turn-off delay time, but only incremental improvement on switching times and dv/dt immunity. Another disadvantage is that the gate turn-off current still must flow through the driver’s output impedance.

1N4148 kullanıldığında genellikle 150mA seviyesinde, BAS40 Schottky antiparallel diyot kullanıldığında ise 300mA seviyesindedir. Sonuç olarak gate-to-source voltajo 0V ye yaklaşırken diyot giderek daha az yardımcı olur. Böylece, bu devre turn-off gecikme zamanını farkedilir düzeyde azaltır, bu seitching zamanında ve dv/dt değerinde sacede artışşal bir iyileşmedir. Diğer bir dezavantajı ise gate turn-off akımı halen sürücünün output empedansı

üzerinden akmaya devam etmek zorundadır.

PNP turn-off circuit Undoubtedly the most popular arrangement for fast turn-off is the local pnp turn-off circuit of Figure 13. With the help of QOFF, the gate and the source are shorted locally at the MOSFET terminals during turn-off. RGATE limits the turnon speed, and DON provides the path for the turnon current. Also, DON protects the base-emitter junction of QOFF against reverse breakdown at the beginning of the turn-on procedure.

The most important advantage of this solution is that the high peak discharge current of the MOSFET input capacitance is confined in the smallest possible loop between the gate, source and collector, emitter connections of the two transistors.

PNP turn-off devesiŞüphesiz, hızlı turn-off performansını elde etmek için en çok kullanılan devre şekil13 te gösterilen bölgesel pnp turn-off devresidir. QQFF yardımıyla, turn off sırasında gate ve kaynak Mosfetin terminallerinde local olarak kısadevre yaptırılır. Rgate turn-on hızını sınırlar, DON turn-on akımı için bir güzargah sağlar. Ayrıca turn-on sürecinin başlanğıcında reverse-brekdownlara karşı DON QQFF'in base-emiter junctionunu korur.

Bu çözüöün en önemli avantajı ise, Mosfet input kapasitansının yüksek peak discharge akımı iki transistörün gate,source ve kollektor,emiter bağlantıları arasında mümkün olan en küşük loop a hapsedilmiştir.

The turn-off current does not go back to the driver, it does not cause ground bounce problems and the power dissipation of the driver is reduced by a factor of two. The turn-off transistor

shunts out the gate drive loop inductance, the potential current sense resistor, and the output impedance of the driver. Furthermore, QOFF never saturates which is important to be able to turn it on and off quickly. Taking a closer look at the circuit reveals that this solution is a simplified bipolar totem-pole driver, where the npn pull-up transistor is replaced by a diode. Similarly to the totem-pole driver, the MOSFET gate is clamped by the turn-off circuit between GND-0.7V and VDRV+0.7V approximately, eliminating the risk of excessive voltage stress at the gate. The only known shortcoming of the circuit is that it can not pull the gate all the way to 0V because of the voltage drop across the base-emitter junction of QOFF.

NPN turn-off circuit The next circuit to examine is the local npn turnoff circuit, illustrated in Figure 14. Similarly to the pnp solution, the gate discharge current is well localized. The npn transistor holds the gate closer to GND than its pnp counterpart. Also, this implementation provides a self biasing mechanism to keep the MOSFET off during power up.

Turn-off akımı sürücüye geri dönmez, toprağa sıçrama sorunları yaratmaz ve bu nedenlede güç kaybını en az iki kat azaltır. Turn-off transistörü gate sürücü loop indüktansını, potansiyel akım alğı direncini ve sürücünün output empedansını shunt out eder. Ayrıca QQFF hiç bir zaman satüre olmaz, böylece çok hızlı bir şekilde turn-off ve turn-on olabilir. Devre biraz daha iyi incelenecek olursa bu çözüm npn transistörünün bir diyot ile değiştirildiği basit bir bipolar-totem-pole sürücüsüdür. Totem-pole sürücüsüne benzer olarak Mosfetin gate degeri GND-0.7V ve VDRV+0.7V arasında tutularak gatede valtaj aşım riski elimine edilmiş olunur. Bu devrenin bilinen tek bir kötü yanı QQFF'in base-emiter junctionındaki voltaj düsmesi nedeniyle gate'i herzaman 0V' a çekememesidir.

NPN turn-off devresiİnceleyecegimiz diğer bir devre ise şekil14 te gösterilen npn turn-off devresidir. Pnp devresine benzer olarak gate discharge akımı iyi lokalize edilmiştir. Npn transistör pnp çözüme gate'i GNDye daha yakın tutabilir. Ayrıca bı çözüm power-up sırasında Mosfeti kapalı tutarak self-biasing mekanizması sağlar.

Unfortunately, this circuit has some significant drawbacks. The npn turn-off transistor, QOFF is an inverting stage, it requires an inverted PWM signal provided by QINV.

Figure 14. Local npn self biasing turn-off circuit

The inverter draws current from the driver during the on time of the MOSFET, lowering the efficiency of the circuit. Furthermore, QINV saturates during the on-time which can prolong turn-off delay in the gate drive.

NMOS turn-off circuit An improved, lower parts count implementation of this principle is offered in Figure 15, using adual driver to provide the inverted PWM signal for a small N-channel discharge transistor.

Malesef bu devrenin çok önemli bir sorunu vardır. Npn turn-off transistörü QINV tarafından invert edilmiş bir PWM sinyaline ihtiyaç duymaktadır.

Mosfetin çalışması sırasında inverter devre elemanı akımı sğrğcğden çeker, bude devrenin veriminin düşmesine neden olur. Ayrıca QINV çalışma sırasında satüre olarak turn-off ssürecinin uzamasına neden olur.

NMOS turn-off devresiBu devrenin iyileştirilmiş hali olan NMOS turn-off devresş şekil 15 de verilmiştir. Bu deverede küçük N-channel discharge transistörine invert PWM sinyalini elde etmek için iki sürücü kullanılmaktadır.

This circuit offers very fast switching and complete discharge of the MOSFET gate to 0V. RGATE sets the turn-on speed like before, but is also utilized to prevent any shoot through currents between the two outputs of the driver in case of imperfect timing of the drive signals. Another important fact to consider is that the COSS capacitance of QOFF is connected in parallel to the CISS capacitance of the main power MOSFET. This will increase the effective “Total Gate Charge” the driver has to provide. Also to consider, the gate of the main MOSFET is floating before the outputs of the driver IC becomes intelligent during power up. dv/dt protection There are two situations when the MOSFET has to be protected against dv/dt triggered turn-on. One is during power up where protection can usually be provided by a resistor between the gate and source terminals of the device. The pull down resistor value depends on the worst case dv/dt of the power rail during power up according to:

Bu devre çok hızlı çalışır. Ayrıca Mosfetin =V'a kadar tamamen desarj olmasını sağlar.RGATE daha öncesindede olduğu gibi turn-on hızını belirler, ayrıca sürücünün iki çıkışı arasında oluşan akım atlamalarını engeller. Göz önünde bulundurulması gereken diğer önemli bir nokta ise QQFF'in COSS kapasitansının ana güç devresinin CISS kapasitansına paralel bağlı olduğudur. Bu durum sürücünün sağlaması gereken Total Gate Charge verimliliğini arttırır. Ayrıca, Ana Mosfetin gate değeri power-up sırasında IC nin çıkışları “intelligent” olmadan önce dalğalanmaktadır.

dv/dt Korumasıdv/dt tarafından tetiklenen turn-on sürecine karşı Mosfet korunutken iki durum önünde bulundurulmalıdır.. Birincisi, gate ve source terminalleri arasına yerleştirilen bir direnç power-up sırasında bir koruma oluşturur. Pull-down direnç değeri power-up sırasında dv/dt'nin en kötü durumuna göre aşağıdaki gibi belirlenir.

In this calculation the biggest challenge is to find the highest dv/dt which can occur during power up and provide sufficient protection for that particular dv/dt. The second situation is in normal operation when turn-off dv/dt is forced across the drain-to-source terminals of the power switch while it is off. This situation is more common than one may originally anticipate. All synchronous rectifier switches are operated in this mode as will be discussed later. Most resonant and soft switching converters can force a dv/dt across the main switch right after its turn-off instance, driven by the resonant components of the power stage. Since these dv/dt’s are significantly higher than during power up and VTH is usually lower due to the higher operating junction temperature, protection must be provided by the low output impedance of the gate drive circuit. The first task is to determine the maximum dv/dt which can occur under worst case conditions. The next step in evaluating the suitability of a particular device to the application is to calculate its natural dv/dt limit, imposed by the internal gate resistance and the CGD capacitance of the MOSFET. Assuming ideal (zero Ohm) external drive impedance the natural dv/dt limit is:

Bu hesaplamada, kaşılaşılacak en büyük sorun dv/dt'nin en büyük değerinin hesaplanmasıdır, ki böylece power up sırasında dv/dt'nin herhangi bir değeri için bir koruma yaratılabilsin. Ikinci durum ise devrenin normal çalışması sırasında gerçekleşir yani turn-off da dv/dt power anahtarının drain-to-source terminalinden akmaya zorlanırken. Bu durum daha hazla meydana gelen bir durumdur. Daha sonra tartışılacağı üzere tüm senkronize rektifyır switchler bu modda çalışır. En resonant ve soft switching dönüştürücüler turn-off dan hemen sonra dv/dt'yi ana switchten geçirmeye çalışır. dv/dt power up sırasında belirgin bir şekilde yüksek olduğu ve junctiondaki yüksek operasyon sıcaklığı nedeniyle VTH genellikle düşük olduğu için koruma gate drive devresinin düşük çıkış empedensında sağlanmalıdır. Birinci görev en kötü koşullarda oluşabilecek en yüksek dv/dt oranına karar verilmesidir. Sonraki adım ise kullanılacak aletin bu ulgulama içinn ne kadar uygun olup olmadığını anlamak için dv/dt din doğal limitlerinin bulunmasıdır. Bu limit dahili gate direnci ve Mosfetin CGD kapasitansı tarafından belirlenir. İdeal (sıfır Ohm) harici sürücü empedansı olduğunu kabul ederek, doğal dv/dt limiti aşağıdaki gibi bulunur:

where VTH is the gate threshold at 25°C, -0.007 is the temperature coefficient of VTH, RG,I is the internal gate mesh resistance and CGD is the gateto- drain capacitor. If the natural dv/dt limit of the MOSFET is lower than the maximum dv/dt of the resonant circuit, either a different MOSFET or a negative gate bias voltage must be considered. If the result is favorable for the device, the maximum gate drive impedance can be calculated by rearranging and solving the previous equation according to:

where RMAX=RLO+RGATE+RG,I. Once the maximum pull down resistor value is given, the gate drive design can be executed. It should be taken into account that the driver’s pull down impedance is also temperature dependent. At elevated junction temperature the MOSFET based gate drive ICs exhibit higher output resistance than at 25°C where they are usually characterized. Turn-off speed enhancement circuits can also be used to meet dv/dt immunity for the MOSFET since they can shunt out RGATE at turn-off and during the off state of the device. For instance, the simple pnp turn-off circuit of Figure 13 can boost the maximum dv/dt of the MOSFET. The equation modified by the effect of the beta of the pnp transistor yields the increased dv/dt rating of:

burada VTH 25 °C de gate eşik değeri, -0.007 is VTH in sıcaklık katsayısı, RG,I dahili gate mesh direnci ve VGD gate-to-drain kapasitörüdür. Eğer Mosfetin doga dv/dt sınırı resonant devrenin maksimum dv/dt oradından kçük ise, başka bir mosfet yada negatif gate bias voltaşı kullanılmalıdır. Eğer elde edilen sonu, uygulama için kullanılabilir durumdaysa, maksimum gate drive empedansı önceki denkelemleri yeniden düzenleyerek aşağıdaki gibi hesaplanabilir.

Burada RMAK=RLO+RGATE+RG,I dır. Maksimum pulldown direnç değeri birkere vedildiğinde, gate tasarımı kolayca yapılabilir. Diriver'ın pull down empedansının da sıcaklıkla değişebildiği unutulmamalıdır. Hesaplanan junction sıcaklıgında, Mosfet tabanlı gate dıver IC'ler 25 °C de belirtilen karakterizzasyon değerlerinden çok daha yüksek output direnci gösterirler. Turn-off hızı iyileştirilmiş devereler Mosfet'in dv/dt ye “immunity”sini karşılamak için kullanılabilir. Çunkü aletin off zamanında ve turn-off sırasında RGATE'i shunt out ederler. Örnek olarak, figür 13 de gösterilen basist pnp turn-off deversi modfetin maksimum dv/dt değerini karşılayabilir. Pnp transistörün beta'sının etkisini de hesaba katarak arttırılmış dv/dt oranı aşağıdaki gibi hesaplanır.

In the dv/dt calculations a returning factor is the internal gate resistance of the MOSFET, which is not defined in any data sheet. As pointed out earlier, this resistance depends on the material properties used to distribute the gate signal, the cell density, and the cell design within the semiconductor.

dv/dt hesaplarında bir geri dönüş faktörüde Mosfetin dahili gate direncidir ki bundan hic bir datasheette bahsedilmez. Daha öndedende bahsedildiği gibi, bu direnç değeri sinyali dağıtmak için kullanılan maddenin özeliklerine, hücre yogunluğuna ve yarı iketken içindeki hücre tasarımına bağlıdır.

İKİNCİ BÖLÜMÜN SONU

SYNCHRONOUS RECTIFIER DRIVEThe MOSFET synchronous rectifier is a special case of ground referenced switches. These devices are the same N-channel MOSFETs used in traditional applications, but applied in low voltage outputs of the power supplies instead of rectifier diodes. They usually work with a very limited drain-to-source voltage swing, therefore, their CDS and CGD capacitors exhibit relatively large capacitance values. Moreover, their application is unique because these devices are operated in the fourth quadrant of their V-I plane. The current is flowing from the source toward the drain terminal. That makes the gate drive signal kind of irrelevant. If the circumstances, other components around the synchronous switch require, current will flow in the device, either through the resistive channel or through the parasitic body diode of the MOSFET. The easiest model to examine the switching behavior of the MOSFET synchronous rectifier is a simplified buck power stage where the rectifier diode is replaced by the QSR transistor as shown in Figure

SENKRON RECTIFIER SÜRÜCÜ Mosfet senkronize rektifier sürüsü ground-referanslı awitchlerin özel bir uyğulamasıdır. Bu aletler geleneksel uygulamalarda kullanılan N-kanal Mosfetlerle aynıdırlar. Ancak rektifier diyotları yerine güç ünitesinen çıkışlarına düşük voltaj uygulanır. Genellikle çok sınırlı bir drain-to-source voltaj salınımı ile çalışırlar. Bu nedenle CDS ve CGD kapasitörleri çok yüksek kapasitans değerlerine sahiptirler. Ayrıca, kullanıldıkları alanda tektirler çünkü V-I planinin 4. çeğreğinde çalışırlar. Akım kaynaktan drenaj terminaline doğru akar. Bu gate drive sinyalini alakasız kılar. Senkronize switch drivein çevresindeki elemanlar ihtiyaç gösterirse akım resistif kanalı yada mosfetin parazitik body diyotunu kullanarak device içinden akar. Mosfet senkronize rektifier swictci anlamak için en basit model, rectifier diyotun QSR tansistör ile değiştirildiği şekilde gösterilmiş olan basitleştirilmiş “buck power stage” uygulamasıdır.

Şekil 16. Basitleştirilmiş senkronize rektifier

The first thing to recognize in this circuit is that the operation of the synchronous rectifier MOSFET depends on the operation of another controlled switch in the circuit, namely the forward switch, QFW. The two gate drive waveforms are not independent and specific timing criteria must be met. Overlapping gate drive signals would be fatal because the two MOSFETs would short circuit the voltage source without any significant current limiting component in the loop. Ideally, the two switches would turn-on and off simultaneously to prevent the body diode of the QSR MOSFET to turn-on. Unfortunately, the window of opportunity to avoid body diode conduction is very narrow. Very accurate, adaptive timing and fast switching speeds are required, which are usually out of reach with traditional design techniques.

Bu devrede göze çarpması gereken ilk şey, Mosfet senronize rectifier ın çalışmasının devredeki bir başka kontrollü switche bağlı olmasıdır. Yani QFW forward switch. İki gate drive dalga formu birbirinden bağımsız değillerdir ve özel zamanlama kriterleri karşılanmalıdır. Üst üste binen gate drive sinyalleri ölümcül olabilir çünkü loop üzerinde bekirgin hiçbir akım sınırlayıcı eleman olmadan iki Mosfet kısadevre edeceklerdir. İdeal olarak iki switch QSR Mosfetin body diyotunun zarar görmesini engellemek içim aynı anda turn-on ve turn-off yapılmalıdırlar. Malesef body diyot kısadevresini engellemek için zamanlama çok kısa ve çok

hassas olmalıdır ve bu geneleksel tasarım teknikleri ile pek kolay değildir.

Consequently, in most cases a brief period – from 20ns to 80ns – of body diode conduction precedes the turn-on and follows the turn-off of the synchronous MOSFET switch.

Sonuç olarak, çoğu zaman bu kısa zaman dilimi 20 ile 80 nanosaniye arasındadır, bu dilim içinde body diyotu iletkenligi sağlanıp Mosfetin Turn-on ve Turn-off süreçleri tamamlanır.

Gate charge During the body diode conduction period the full load current is established in the device and the drain-to-source voltage equals the body diode forward voltage drop. Under these conditions the required gate charge to turn the device on or off is different from the gate charge needed in traditional first quadrant operation. When the gate is turned-on, the drain-to-source voltage is practically zero and the CGD and CDS capacitors are discharged. Also, the Miller effect is not present, there is no feedback between the drain and gate terminals. Therefore, the required gate charge equals the charge needed to raise the voltage across the gate-to-source and gate-todrain capacitors from 0V to the final VDRV level. For an accurate estimate, the low voltage average value of the CGD capacitor between 0V and VDRV has to be determined according to:

Gate chargeGövde diyotu iletim süresi boyunca, tüm yük akım alet (device) üzerinden akar ve drain-to-source voltajı body diyodu üzerinde forward voltaj düşmesine eşit olur. Bu koşullar altında device'i on yada off yapmak için gereken yük ilk çeğrekte gereken gate yükünden farklıdır. Gate turn-on olduğunda, drain-to-source voltajı pratik olarak 0 'dır ve CGD ve CDS kapasitörleri deşarj olmuş durumdadır. Ayrıca drain ve gate arasında geribildirim olmadığı için burada Miller etkisi yoktur. Bu nedenle ihtiyaç duyula gate yükü gate-to-source ve gate-tofrain kapasitörlerini 0V den VDRV seviyesine çıkarmak için gereken yüke eşittir. Doğru bir tahmin için CGD kapasitörünün 0V ve VDRV arasındaki düşük voltaj ortalaması aşağıdaki denkleme göre hesaplanır:

The following equation can then be used to estimate the total gate charge of the synchronous MOSFET rectifier:

This value is appreciably lower than the total gate charge listed in the MOSFET data sheets. The same MOSFET with an identical driver circuit used for synchronous rectification can be turned on or off quicker than if it would be driven in its first quadrant operation. Unfortunately, this advantage can not be realized since the low RDS(on) devices, applicable for synchronous rectification, usually have pretty large input and output capacitances due to their large die size. Another important note from driver power dissipation point of view is that the total gate charge value from the data sheet should be considered. Although the gate charge delivered by the driver during turn-on is less than the typical number listed in the data sheet,

that covers a portion of the total charge passing through the driver output impedance. Before turn-on, while the drain-to-source voltage changes across the device, the Miller charge provided by the power stage must flow through the driver of the synchronous MOSFET causing additional power dissipation. This phenomenon can be seen in Figure 17, which is part of the next discussion on dv/dt considerations. The turn-off procedure of the synchronous MOSFET obeys the same rules as the turn-on procedure, therefore all the previous considerations with respect to gate charge are applicable.

Aşağıdaki denklem Mosfet senkronize rektifierın toplam gate yükünü hesaplamak için kullanılabilir.

Bu değer, Mosfet datasheetlerinde verilen değerlerden bariz bir şekilde daha düşüktür. Senkronize fektifying işlerinde kullanılan aynı ideal Mosfety devresi, sürecin ilk çeğreğinde çok daha hızlı bir şekiklde tuyrn-on ve turn-off yapılabilir. Malesef bu avantaj, düşük RDS cihazları için kullanılamamaktadir. Çünkü genel olarak boyutları nedeniyle yüksek input ve output kapasitansları vardır. Diğer bir önemli nokta ise data sheetlerde verilen toplam yük değerleri göz önünde bulundurulmalıdır. Datasheetlerde verilen tipik değerlere göre turn on sırasında sürücü tarafından dağıtılan akımın daha düşük olmasına rağmen, bu değerler driver output empedansından geçen yükün büyük bir kısmını bu değer kapsar. Turn on öncesinde drain-to-source voltajı device üzerinde değiştigi sırada, power katmanı tarafından beslenen miller senkronize mosfet üzerinden akarak ekstra yük kaybına yol açarlar. Bu fenoma figur17de gösterilmektedir. Bu aynı zamanda bi sonraki bölümde bahsedilecek olaan dv/dt etkenleri kısmında elealınacaktır. Mosfetin turn-off süreci turn-on süreci ile aynı kurallar içerisinde gerçekleşir. Bu nedenle bundan önceki kısımlarada gate yükü ile ilgili bahsedilen herşey turn-off için de geçerlidir.

dv/dt considerationsFigure 17 shows the most important circuit and current components during the turn-on and turnoff procedures of QSR. Actually, it is more accurate to say that the switching actions taking place in QFW forces QSR to turn-on or off independently of its own gate drive signal.

Figure 17. Synchronous switching modelThe turn-on of QSR starts with the turn-off of QFW. When the gate drive signal of QFW transitions from high to low, the switching nodetransitions from the input voltage level to GND. The current stays in the forward switch until the CRSS capacitor is discharged and the body diode of QSR is forward biased. At that instant the synchronous MOSFET takes over the current flow and QFW turns off completely. After a short delay dominated by the capabilities of the controller, the gate drive signal of QSR is applied and the MOSFET is turned on. At that time the current transfers from the body diode to the channel of the device. At the end of the conduction period of QSR the MOSFET must be turned off. This procedure is initiated by removing the drive signal from the gate of the synchronous switch. This event itself will not cause the turn-off of the device. Instead, it will force the current to flow in the body diode instead of the channel. The operation of the circuit is indifferent to this change. Current starts to shift from QSR to QFW when the gate of the forward switch transitions from low to high.

Once the full load current is taken over by QFW and the body diode is fully recovered, the switching node transitions from GND to the input voltage level. During this transition the CRSS capacitor of QSR is charged and the synchronous MOSFET is susceptible to dv/dt induced turn-on. Summarizing this unique operation of thesynchronous MOSFET and its gate drive, the most important conclusion is to recognize that both turn-on and turn-off dv/dt of the synchronous MOSFET is forced on the device by the gate drive characteristics (i.e. the switching speed) of the forward switch. Therefore, the two gate drive circuits should be designed together to ensure that their respective speed and dv/dt limit matches under all operating conditions. This can be ensured by adhering to the steps of thefollowing simple calculations:

dv/dt etkenleri Figür17 QSR'ın turn-on ve turn-off süreçleri sırasında en önemli dere ve akım elemanlarını göstermektedir. Switching sürecinin QFW'un QSR ı turn-on/turn-off'a zorlaması ile yada bağımsız bir şekilde kendi drive sinyalini değiştirmesiyle gerçekleştiğini söylemek daha doğru olur.

QSR'ın turn-on sürecei QFW'ın turn-off süreci ile başlar. QFW'un gate drive sinyali yüksekten düşüğe geçtiğinde, node geçişleride input voltajları GND seviyesine çekilerek gerçekleşir. CRSS kapasitörü boşalana kadar akım forward haldedir ve QSR'ın body diyotu forward bias dir. O anda Senkronize mosfet akımı akışını alır ve QFW'u tamamen turn-off eder. Kontrolorleririn kapasitanları ile domine edilmiş küçük bir gecikmeden sonra QSR'ın gate drive sinyadi uygulanır ve Mosfet turn-on edilir. Bu sırada aloö nody diyottan aletin kanallarına akmaya başlar. QSR'ın bu iletim peryodunun sonunda Mosfet turn-off olmalıdır. Bu süreç drive sinyalinin senkronize swithchin gatinden alınması ile başlatılır. Bu olay aletin

turn-off olmasını tek başına sağlamaz. Bunun yerine, bu olay akımın kanallar yerine body-diyot üzerinden akmasını zorlar. Forward switchin düşükten yüksek seviyeye geçmesi ile akım QSRdan QFW'a kaymaya başlar. Birkere tam yük akım QFW tarafından alındığında ve body diyotu tamamen recover edildilir. GND düzeyinden input düzeyine Switching node geçişleri gerçekleşir. Bu geçişler sırasında QSR'ın CRSS kapasitörü şarj olur ve senkronize Mosfet, dv/dt tarafından indüklenen turn-on'a duyarlıdır. Bu operasyonu özetleyecek olursak, turn-on ve turn-off süreçlerinin ikisinde de senkronize Mosfet 'in dv/dt 'si forwar switchin gate drive karekteristiği tarafından zorlanır. Bu nedenle, iki gate drive devresi de birlikte tasarlanarak, birbirlerine göre hızları ve dv/dt sınırları birbirleri ile uyumlu hale getirilmelidir. Bu aşağıdaki hesap adımları gerçekleştirilerek başarılabilinir.

Assuming the same devices for QSR and QFW, no external gate resistors, and that the internal gate resistance is negligible compared to the drivers output impedance, the ratio of the driver output impedances can be approximated by:

QSR ve QFW 'aynı devicelar olduğu, harici bir gate direncinin bulunmadığı ve driver output empedansına öre gate iç direncinin çok çok küçük olduğu durumlarda, driver output empedansı oranı yaklaşık loarak aşağıdaki gibi hesaplanabilir:

A typical example with logic level MOSFETs driven by a 10V drive signal would yield a ratio of 0.417, which means that the pull down drive impedance of QSR must be less than 42% of the pull up drive impedance of QFW. When carrying out these calculations, remember that every parameter except VDRV is temperature dependent and their values might have to be adjusted to reflect the worst case operating conditions of thedesign.

10V lik bir drive sinyaliyle sürüşem tipik bir logic Mosfette bu oaran 0.417 gibi bir değere denkgelir ki bu QSR'ın pull-down drive empedansının QWF'nin pull-up drive empedansından %42 daha düşük olması gerektiği anlamına gelir. Bu hesaplar yapılılrken VDRV dışındaki tüm parametrelerin sıcaklık ile değiştiği akılda tutulmalı ve değerler en kötü senerya için seçilmelidir.

HIGH SIDE NON-ISOLATED GATE DRIVESHigh side non-isolated gate drive circuits can be classified by the device type they are driving or by the type of drive circuit involved. Accordingly, they are differentiated whether P-channel or N-channel devices are used or whether they implement direct drive, level shifted drive, or bootstrap technique. Which ever way, the design of high side drivers need more attention and the following checklist might be useful to cover all aspects of the design:

• Efficiency• Bias / power requirements• Speed limitations• Maximum duty-cycle limit• dv/dt implications• Start-up conditions• Transient operation• Bypass capacitor size• Layout, grounding considerations

YÜKSEK TARAFI İZOLE EDİLMEMİŞ GATE DRIVELAR

Yüksek tarafı izole edilmemiş gate drive devreleri sürücü deverleri olarak yada sürücü içeren devreler olarak sınıflandırılabilir. Dolayısıyla P-channel / N-chanel olmalarına yada direckt-drive yada bootstrap çalışmalarına göre göre birbirlerinden ayrışırlar.

Hangisi olursa olsun, yüksek tarası izole edilmemiş sürücülerin tasarımlarına daha özen gösterilmeli ve aşağıdaki kontrol listesinin tüm gerekleri yerine getirilmelidir.

• Verimlilik• Bias / güç gereksinimleri• Hız sınırlamaları• Maksimum görev döngüsü (duty-cycle) sınırı• dv/dt gereklilikleri• Start-up şartları• Geçiş süreçleri• Bypass kapasitör büyüklükleri• Grounding

High side drivers for P-channel devicesIn this group of circuits the source terminal of the P-channel MOSFET switch is connected to the positive input rail. The driver applies a negative amplitude turn-on signal to the gate with respect to the source of the device. This means that the output of the PWM controller has to be inverted and referenced to the positive input rail. Because the input voltage can be

considered as a DC voltage source, high side P-channel drivers do not have to swing between large potential differences on the switching frequency basis, but they must work over the entire input voltage range. Moreover, the driver is referenced to an AC ground potential due to the low AC impedance of the input voltage source.

P-Channel yüksek kenar sürücülerBu çeşit devrelerde P-Channel Mosfet'in source terminali pozitif input girişine bağlanmıştır. Sürücü gate'e aletin kaynagına göre negatif genlikli turn-on sinyali uygular. Bu PVM kontrol devresinin çıkışının invert edilmesi ve referansını pozitif input railinden alması anlamına gelir. İnput voltajı DC volyaj kaynagi gibi düşünülebileceğinden , yüksek kenar P-Channel sürücüler seitching frekansı temelinde geniş bir voltaj aralığını taramak zorunda değildir. Ancak tüm voltaj aralığında çalışabilir olmak zorundadırlar. Ayrıca, input voltaj kaynağının düşük AC empedansı nedeniyle, sürücü AC ground'a referanslanmıştır.

P-channel direct driveThe easiest case of P-channel high side drivers is direct drive, which can be implemented if the maximum input voltage is less then the gate-tosource breakdown voltage of the device. A typical application area is 12V input DC/DC converters using a P-channel MOSFET, similar to the schematic in Figure 18. Note the inverted PWM output signal is readily available in some dedicated controllers for P-channel devices.

P-Channel direct sürücüP-channel sürücülerin en kolay hali direct sürücülerdir. Eğer maksimum input voltajı gate-to-source breakdown voltajından daha düşükse bu yaklaşım uygulanabilir. Tipik uygulama alanı 12 volt input DC/DC çeviricilerdir. Benzer bir uyguluma figür 18 de gösterilmektedir. İnvert edilmiş PVM output sinyalinin bazı P-channel adanmış (dedicated) kontrolörlerde mevcut olduğunu not etmekte fayda var.

Şekil 18. Doğrudan sürücü P-channel MOSFET

The operation of the circuit is similar to the ground referenced direct driver for N-channel devices. The significant difference is the path of the gate drive current, which never flows in the ground connections. Instead, the high charge and discharge currents of the gate are conducted by the positive rail interconnection. Consequently, to minimize the loop inductance in the gate drive, wide traces or a plane is desirable for the positive input.

Devrenin çalışması ground referanslı N-channel direct sürücülere benzerdir. En temel farkları gate-drive akımının izleyecegi yoldur. Bunda akım hiç bir zaman ground bağlantılardan akmaz. Bunun yerine, yüksek sarj ve desarj akımları pozitif rail ile birleştirilmiştir. Sonuç olarak, gate drive içindeki loop'u minimize etmek için pozitif inputlarda geniş yollar ve geniş tabla vazgeçilmezdir.

P-channel level shifted driveFor input voltages exceeding the gate-to-source voltage limit of the MOSFET, level shifted gate drive circuits are necessary. The simplest level shift technique is using an open collector driver as shown in Figure 19. Unfortunately, open collector level shifters are not suitable for driving MOSFETs directly in a high speed application.

P-channel level shifted sürücüMosfetin gate-to-source voltaj sınırını aşan input voltajları için level-shifted gate sürücü devrelerinin kullanılması gerekmektedir. En basit level-shifted tekniği figür 19 gösterildiği gibi bir açık kollektör driver kullanmaktır. Neyazık ki çık-kollektör level-shifters yüksek hızlı uygulamalarda mosfetleri sürmek için uygun değillerdir.

Şekil 19. Açık kollektör PMOS sürücü

Problems are numerous with this implementation starting with the limited input voltage range due to the voltage rating of the open collector transistor. But the most inhibiting obstacle is the high drive impedance. Both resistors, ROFF and RGATE must be a high value resistor to limit

the continuous current in the driver during the conduction period of the switch. Furthermore, the gate drive amplitude depends on the resistor divider ratio and the input voltage level. Switching speed and dv/dt immunity are severely limited which excludes this circuit from switching applications. Nevertheless, this very simple level shift interface can be used for driving switches in inrush current limiters or similar applications where speed is not an important consideration. Figure 20 shows a level shifted gate drive circuit which is suitable for high speed applications and works seamlessly with regular PWM controllers. The open collector level shift principle can be easily recognized at the input of a bipolar totempole driver stage. The level shifter serves two purposes in this implementation; it inverts the WM output and references the PWM signal to the input rail. The turn-on speed is fast, defined by RGATE and R2. During the on-time of the switch a small DC current flows in the level shifter keeping the driver biased in the right state. Both the gate drive power and the level shift current are provided by the positive input of the power stage which is usually well bypassed.

Bu implementasyon pekçok sorunuda beraberinde getirir. Bunlardan birtanesi, açık kollektör transistörün voltaj oranlamasından kaynaklı giriş voltaj aralığının çok sınırlı olmasıdır. Ancak daha önemli bir sorun yüksek sürücü empedansıdır. İki direç de (ROFF ve RGATE) switchingin iletim süresi boyunca sürekli akımı lsınırlayabilecek kadar yüksek değerli olmalıdırlar. Dahası, gate sürücü genliği direnç sürücü oranı ve input voltajı seviyesine bağlıdır. Switching hızı ve dv/dt bağımlılığı bu devrenin bulunmadığı switching uygulamalarında oldukça sınırlıdır. Yinede bu çok basit seviyedi shift uygulaması, hızın çok önemli olmadığı inrush akım sınırlayıcılarda yada benzeri uyğulamalarda switchleri sürmek için kullanılabilir. Şelik 20 de level yükseltilmiş bir gate drive uygulaması gösterilmektedir. Bu uygulama yüksek hızlı uygulamalar ve normal PWM denetleyiciler için oldukça uygundur. Açık kollektör level-yükseltme prensibi burda bipolar totempole sürücü kısmında net olarak görülebilmektedir.. Bu uygulamada level-yükseltici iki amaca hizmet eder. Birincisi WM çıkışını invert ederek PWM sinyalini input railine referanslar. RGATE ve R2 tarafından kontrol edilen turn-on hızı yüksektir. Çalışma süreci boyunda küçük bir DC akımı level-yükseltici üzerinden akarak sürücüyü bias eder ve onu dogru durumda tutar. Gate dtive enerjisi ve level-shift akımı çoğu zaman bypass edilen power ünitesinin pozitif inputu tarafından sağlanır.

Şekil 20. Level-shifted MOSFETdriver P-kanal sürücü

The power consumption of the driver has a frequency dependent portion based on the gate charge of the main switch and a duty-cycle and input voltage dependent portion due to the current flowing in the level shifter.

One of the drawbacks of this circuit is that VDRV is still a function of the input voltage due to the R1, R2 divider. In most cases protection circuits might be needed to prevent excessive voltage across the gate-to-source terminals. Another potential difficulty is the saturation of the npn level shift transistor, which can extend the turnoff time otherwise defined by R1 and RGATE. Fortunately both of these shortcomings can be addressed by moving R2 between the emitter of QINV and GND. The resulting circuit provides constant gate drive amplitude and fast, symmetrical switching speed during turn-on and turn-off. The dv/dt immunity of the driver scheme is primarily set by the R1 resistor. A lower value resistor will improve the immunity against dv/dt induced turn-on but also increases the power losses of the level shifter. Also, notice that this solution has a built in self-biasing mechanism during power up. While the PWM controller is still inactive, QINV is off and the gate of the main MOSFET is held below its threshold by R1 and the upper npn transistor of the totempole driver. Pay specific attention to rapid input voltage transients though as they could cause dv/dt induced turn-on during the off state of the P-channel MOSFET transistor.

Sürücünün güç tüketimimin frekansa bağlı kısmı main switchin gate yüküne ve görev döngüsününe bağlıdır. Güç tüketiminin input voltajına bağlı kısmı ise level-shifterın üzerinden akan akıma bağlıdır.

Bu devrenin kötü noktalarından birtanesi ise VDRV hala R1ve R2 den kaynaklı olarak input voltajının bir fonksiyonudur. Çoğu zaman gate-to-source terminallerinden akabilecek açırı voltaja karşı koruma devereleri ne ihtiyaç vardır. Bir diğer potansiyel tehlike ise npn level shift transistörünün satüre olma ihtimalidir ki bu turn-off zamanının uzamansına neden olur. Ancak bu iki problemi R2 yi QINVnin emiteri ve GND arasına yerleştirerek çözmek mümkündür. Ortaya çıkacak devre sabit gate drive genliği sağlamakla birlikte hızlı ve simetrik bir un-on turn-off süreci sağlar. Ayrıca bu devre power-up sırasında dahili bir self-biasing mekanizmasına sahiptir. PWM denetleyicinin aktif olmadığı durumda, QINV off ve Mosfetin ana gate'i R1 taradından eşik değerinin altında , totem pole driverin npn transistörününn üzerinde tutar.

In general, the DC level shift drivers have relatively low efficiency and are power dissipation limited above a certain input voltage level. The fundamental trade-off is to balance the switching speed and the power consumption of the level shifter to meet all requirements under the entire input voltage range.

Genel olarak, DC level-shift sürücüler göreceli düşük verimlidirler ve güç kaybı belli bir input

seviyesinin üzerine sınırlanmıştır. Level-shifter yaklaşımında switching hızı güç harcamasından daha önemlidir.

High side direct drivers for N-channel devicesThe majority of power supply applications utilize N-channel MOSFETs as the main power switch because of their lower price, higher speed and lower on-resistance. Using N-channel devices as a high side switch necessitates a gate drive circuit which is referenced to the source of the MOSFET. The driver must tolerate the violent voltage swings occurring during the switching transitions and drive the gate of the MOSFET above the positive supply rail of the power supply. In most cases, the gate drive voltage must be above the highest DC potential available in the circuit. All these difficulties make the high side driver design a challenging task.

N-channel sistemler için yüksek kenar direct sürücülerDüşük fiyat avantajları, daha yüksek hızları ve düşük dirençleri nedeniyle, power supply uygulamalarının büyük çoğunluğunda ana power switch olarak N-channel Mosfetler kullanılır. N-channel aletleri yüksek kenar switch olarak kullanmak Mosfet source'una referans edilmiş bir gate drive deveresi gerektirir. Driver switching geçişleri sırasında oluşabilecek ani voltaj dalgalanmalarını totare edebilecek nitelikte olmalıdır. Çoğu durumda, gate drive voltajı devredeki bulunabşlecek potansiyel DC değerinden yüksek olmalıdır. Tüm bu zorluklar yüksek kenar sürücü tasarımını önemli kıllamktadır.

High side direct drive for N-channel MOSFET In the easiest high side applications the MOSFET can be driven directly by the PWM controller or by a ground referenced driver. Two conditions must be met for this application:

A typical application schematic is illustrated in Figure 21 with an optional pnp turn-off circuit.

N-channel Mosfet için yüksek kenar direct sürücüEn basit uygulamada, Mosfet dogrudan PWM denetleyici yada ground-referanslı sürücü taradından sürülebiliri. Bunun için iki şart oluşmalıdır.

Bu uygulama şekil 21 de opsiyonel pnp turn-off devresi ile şematik olarak verilmiştir.

Şekil 21. N Doğrudan sürücü kanallı MOSFET

Looking at the basic operation of the circuit neglect the pnp turn-off transistor for now – there are two major differences with this configuration compared to the ground referenced drive scheme. Since the drain is connected to the positive DC input rail, the switching action takes place at the source terminal of the device. It is still the same clamped inductive switching with identical turnon and turn-off intervals. But from gate drive design point of view this is a completely different circuit. Notice that the gate drive current can not return to ground at the source terminal. Instead it must go through the load, connected to the source of the device. In discontinuous inductor current mode the gate charge current must go through the output inductor and the load. In continuous inductor current mode, however, the loop can be closed through the conducting pn junction of the rectifier diode. At turn-off, the gate discharge current comes through the rectifier diode connected between ground and the source of the MOSFET. In all operating modes, both the charge and discharge currents of the CGD capacitor flow through the high frequency bypass capacitor of the power stage.

The net result of all these differences is the increased parasitic source inductance due to more components and larger loop area involved in the gate drive circuitry. As presented earlier, the source inductance has a negative feedback effect on the gate drive and slows down the switching actions in the circuit.

The other significant difference in high side direct drive is the behavior of the source – the switching node of the circuit. Paying close attention to the source waveform of the MOSFET during turn-off, a large negative voltage can be observed. Figure 22 illustrates this rather complex switching action.

As the turn-off is initiated by pulling the gate terminal toward ground, the input capacitances of the MOSFET are quickly discharged to the Miller plateau voltage. The device is still fully on, the entire load current is flowing through the drain to the source and the voltage drop is small. Next, in the Miller region, the MOSFET works as a source follower.

The source falls together with the gate, and while the voltage across the drain-to-source increases,the gate-to-source voltage remains constant at the VGS,Miller level. The dv/dt is limited by the gate drive impedance and the CGD capacitor of the device. Once the source falls 0.7V or so below ground, the rectifier diode is supposed to clamp the switching node to ground.

Devernin temel çalışmasına baktığımızda, burada şimdilik pnp turn-off transistörünü göz ardı edelim. Ground referanslı sürücü şemasıyla karşılaştırıldığında iki temel farklılık vardır. Drain pozitif DC giriş rail'ine bağlandığı için, switching olayı aletin source terminalinde gerçekleşir. Bu hala turn-off ve turn-on sürecleri aynı olan bir swtiching olayıdır. Ancak gate tasarımı tarafından bakacak olursak bu tamamen farklı bir devredir. Dikkat edecek olursak gate drive akımı source terminali üzerinden grounda geri dönmemektetir. Onun yerine aletin source'una bağlanmış olan load üzerinden gitmektedir. Sürekli olamayan (kesintili) akım modunda gate yük akımı output indüktörü ve load'ı üzerinden gitmelidir. Sürekli indüktör akımı modunda ise rekfier diyodun pn bağlantısını geçerek kapalı bir loop olşturur. Turn off sürecinde gate deşarj akımı mosfetin kaynağı ve ground arasına bağlanmış rectifier diyotu üzerinden gelir. Tüm çakışma modelarında CGD'nin hem şarj hem dejarz akımı power katmanının yüksek frekans bypass kapasitörü üzerinden akar.

Tüm bunların sonucu olarak, deveredki loop alanı genişledigi için parazitik source indüktansı artmış olur. Daha öncede anlatıldığı gibi source indüktansı gate drive üzerinde negatif feedback'e sahiptir. Devredeki svitching olayını yavaşlatır.

Yüksek kenar direct drive uygulamasındaki diğer bir önemli fark ise, source2un davranışlarıdır. Turn-off sırasında Mosfetin source dalga yapısına özel bir özen gösterdiğimizde büyük bir negatif voltaj gözlenebilir. Figür 22 de daha az karışık bir durum gösterilmektedir.

Turn-off olayı gate terminalinin grounda çekilmesiye tetiklendiği için Mosfetin input kapasitansları hızlıca desarj olarak Miller platosu seviyesine gelir. Alet hala çalışıyor durumdadır, yük akımının tamamı drainden kaynaga doğru akar ve voltaj düşmesi küçüktür. Sonrasında, Miller bölgesinde, Mosfet bir kaynak takipcisi gibi davranır. Kaynak gate ile birlikte düşer, drain-to-source voltaj geçişi artarken gate-to-source voltaj degeri VGS_Miller seviyesinde sabit kalır. dv/dt gate drive empedansı ve CGD kapasitörü tarafından sınırlandırılmıştır. Kaynak birkere 0.7 V yada grounda düştüğünde rektifier diyodunun switchig ucunu grounda kenetlemesi beklenir.

Actually, the source can fall way below ground for a short period of time until the rectifier diode gets through its forward recovery process and the current overcomes the effect of the parasitic inductances. After the load current is completely transferred from the MOSFET to the diode, the switching node can return to its final voltage, adiode drop below ground.

This negative excursion of the source voltage represents a significant problem for the gate drive circuit. Slow diodes, high parasitic inductance values can cause excessive negative voltage at the source of the MOSFET, and can pull the output pin of the driver below ground. To protect the driver, a low forward voltage drop Schottky diode might be connected between the output pin and ground as indicated in Figure 21. Another aspect to consider is when the gate terminal reaches 0V, the gate discharge current would become zero. Further negative pull on the gate terminal and the MOSFET starts turning back on. Ultimately the system finds a very delicate equilibrium where the gate discharge current and the voltage drop across the parasitic inductances result the same di/dt in the device current.

Even the optional turn-off speed-up circuit shown in Figure 21 can not help during the negative voltage spike of the switching junction. The pnp transistor will turn-off when the gate falls to a VBE above ground and the MOSFET is left on it own during the negative voltage transient. Also, pay attention to the reduced noise tolerance during the off state of the main switch. The source is several hundred millivolts below ground and the gate is held at approximately 0.7V above ground. This positive voltage across the gate with respect to the source is dangerously close to the threshold voltage especially for logic level devices and at elevated temperatures.

Aslında source kısa bir zaman dilimi için rektifier diyodu forward recovery işlemine başlayana kadar ve akım parazitik indüktansların etlilerini alt edene kadar groundun altına düşebilir. Load akımı Mosfetten diyoda tamamen aktarıldıktan sonra, switching ucu final voltaj değerine geri dönerbilir.

Source voltajının bu negatif yolculugu gate drive devresininin önemli bir problemine işaret etmektedir. Yavaş diyodlar, yüksek parazitik inüktans degerleri Mosfetin source voltajı değerinde aşırı değerlere neden olabilir ve sürücünün output pinini groundun altına düşürebilir. Sürücüyü korumak için, düşük forward voltaj schottky diyotu gorunt ve output pini arasına şekil 21 de gösterildiği gibi yerleştirilebilir. Göz önünde bulundurulması gereken bir başka şey ise, gate terminali 0V a ulaştığında, gate deraj akımı da 0 olur ve mosfetin gate terminalinde yeni bir nagatif düşüş tekrar oluşmaya başlar. Sonuç olarak sistem çok hassas bir dengeye ulaşır ki burada gate desarj akımı ve parazitik indüktanslar üzerindeki voltaj düşmesi aletin akımında aynı di/dt ye neden olur.

Bootstrap gate drive techniqueWhere input voltage levels prohibit the use of direct gate drive circuits for high side N-channel MOSFETs, the principle of bootstrap gate drive technique can be considered. This method utilizes a gate drive and accompanying bias circuit, both referenced to the source of the main MOSFET transistor. Both the driver and the bias circuit swing between the two input voltage rails together with the source of the device. However, the driver and its floating bias can be implemented by low voltage circuit elements since the input voltage is never applied across their components. The driver and the ground referenced control signal are linked by a level shift circuit which must tolerate the high voltage difference and

considerable capacitive switching currents between the floating high side and ground referenced low side circuits.

Bootstrap driver gate tekniği N-Channel Mmosfetlerde input voltajı seviyesinin direct drive gate devresinin kullanımına olanak tanımadığıo durumlarda bootstrap gatedirve tekniğinin kullanımı bir seçenek olarak değerlendirilebilir. Bu method, gate driveı bisas devresi ile kullanır. İkiside mosfet transistörünün sorsuna referans edilmiştir. Hem driver hem de bias devresi iki imput voltajı seviyesi arasında haraket eder. Ncak sürücü ve onun değişken bias'ı düşük voltaj devre elemanları ile implement edilebilir. Çünkü input voltajı hiç bir zaman devre alemanları arasına uyğulanmayacaktır. Sürücü ve ground referanslı kontrol sinyali level-shift devresine ilişkilendirilmiştir. Böylece devre yüksek voltaj değişimlerini toolore edebilecektir.

Discrete high performance floating driverA typical implementation representing the bootstrap principle is displayed in Figure 23. The ground referenced PWM controller or MOSFET driver is represented by its local bypass capacitor and the output pin. The basic building blocks of the bootstrap gate drive circuit can be easily recognized. The level-shift circuit is comprised of the bootstrap diode QBST, R1, R2 and the level shift transistor, QLS. The bootstrap capacitor, CBST, a totem-pole bipolar driver and the usual gate resistor are the floating, source referenced part of the bootstrap solution

This particular implementation can be used very effectively in 12V to approximately 24V systems with simple low cost PWM controllers which have no floating driver on board. It is beneficial that the IC voltage rating does not limit the input voltage level. Furthermore, the level shift circuit is a source switched small NMOS transisto which does not draw any current during the on time of the main MOSFET from the bootstra capacitor. It is an important feature to maintain high efficiency in the level shifter, and to extend the maximum on-time of the main switch. The operation can be summarized as follows: when the PWM output goes high to turn on the main MOSFET, the level shift transistor turns off. R1 supports the base current to the upper npn transistor in the totem-pole driver and the main MOSFET turns on. The gate charge is taken fro the bootstrap capacitor, CBST. As the switch turns on, its source swings to the positive input rail. The bootstrap diode and transistor block the input voltage and power to the driver is provided from the bootstrap capacitor. At turn-off, the PWM output goes low turning on the level shift transistor.

Ayrık yüksek performansı kayan sürücü

Bootstrap tegniğini gösteren tipik bir uygulama figür 23 de gösterilmiştir. Grounda refareanslı PWM denetleyici yada Mosfet sürücü kendi local bypass kapasitörleri ive output pinleri ile gösterilmiştir. Bootstrap gate drive devresinin temel yapıtaşları kolayca görülebilir. Level-shift devresi botstrapın QBST,R1,R2 ve QLS (level-shift transistmrü) ne denk gelir. Bootstrap kapasitörü CBST, bipolar devresi ve genel gate direncleri bootstrap çözümünün floatin (kayan, dalğalanana) parçalarıdır.

Bu çözüm 12V- ve 24 V arasındaki sistemlerde düşük maliyetli üzerinde floating devresi olmayan sistemlerde çok etkin bir biçimde kullanılabilir. IC voltaj oranlarının input voltaj seviyelerini sınırlamaması çok fayda sağlar. Ayrıca level-shift devresi Mosfetin on olduğu

zaman boyunca bootstrap kapasitöründen hiç akım geçirmeyen source anahtarlamalı basit bir NMOS transistörüdür. Ana switchin maksimum çalışma zamanını arttırmak ve level-shifter in yüksek verimliligini koruyabilmek önemli bir iştir. Tüm işleyiş şöyle özetlenebilir: PWM çıkışı ana fosfeti turn-on yapmak için high olduğunda level-shifter transistörü turn-off olur. R1 direnci base akımında totem-pole sürücünün npn transistörünü destekler. Ve ana mosfet turn-on olur. Gate yükü bootstrap kapasitörtü olan C_BST'den alınır. Switch turn-on olduğundan, switchin kaynağı pozitif input rail'ine kayar. Bootstrap diyodu ve transistör input voltajını ve bootsrap kapasitörü tarafından sağlanan power'ı bloke eder. Turn-off sırasında PWM çıkışı düşer ve level-shifter transistörü turn-on olur.

Current starts to flow in R1 and R2 towards ground and the lower pnp transistor of the totempole driver turns on. As the gate of the main MOSFET discharges, the drain-to-source voltage increases and the source transitions to ground, allowing the rectifier to turn-on. During the off time of the main switch, the bootstrap capacitor is recharged to the VDRV level through the bootstrap diode. This current is supplied by the CDRV bypass capacitor of the ground referenced circuitry and it goes through DBST, CBST, and the conducting rectifier component. This is the basic operating principle of the bootstrap technique.

Integrated bootstrap driversIn medium input voltage applications, mainly 24V or 48V telecom systems, most of the bootstrap components can be integrated into the PWM controller as illustrated in Figure 24.

Akımm R1 ve R2 üzerinden grounda doğru akmaya başlar ve totem-pole sürücünün düşük pnp transistörü turn-on olur. Ana mosfetin gatei deşarj oldugundan drain-to-source voltajı ve grounda geçişler artarak rektifierın turn-on olmasını sağlar. Ana switchin off süresi boyunda, bootstrap kapasitörü VDRV seviyesine kadar yeniden şarj olur. Akım, ground referanslı devrenin CDRV bypass kapasitörü tarafından sağlanır ve DBST,CBST üzerinden akarak

rektifier bileşenlerine ulaşır. Bu bootstrap tekniğinin en basit uygulamasıdır.

Entegre bootstrap sürücüleriOrta seviye giriş voltajı uygulamalarında, genellikle 24V yada 48V telekom sistemlerinde, bootstrap bileşenlerinin büyük bir kısmı fiğür 24 te belirtildiği gibi PWM denetleyici işerisine dahil edilebilir.

Şekil 24 bootstrap sürücüsü

For even higher voltages, dedicated driver ICs are available to ease the design of bootstrap gate drive with up to 600V rating. These high voltage ICs are differentiated by their unique level shift design. In order to maintain high efficiency and manageable power dissipation, the level shifters should not draw any current during the on-time of the main switch. Even a modest 1mA current In the level shift transistors might result in close to 0.5W worst case power dissipation in the driver IC. A widely used technique for these applications is called pulsed latch level translators and they are revealed in Figure 25.

Daha yüksek voltajlar için dahi, adanmış IC devreler mevcuttur ve 600V a kadar bootstrap gate drive tasarımlarının kolayca gerçekleştirilmelerine katkıda bulunurlar. Bu yüksek voltaj IC devreleri özgün tasarımları ile diğerlerinden ayrılmaktadılar. Yüksek verimliliği ve güç kayıplarını yönetebilmek için level shifterlar üzerinden ana switchin on süresi boyunca akım geçmemelidir. Level-shifter transistörlerinden akacak 1mA akım bile IC sürücüsünde 0.5W 'a yakın bir güç kaybına neden olabilir. Bu tür uygulamalar için çokça kullanılan bir teknik ise şekil 25 de gösterildiği gibi pulsed-latch level transistörlerin kullanılmasıdır.

Şekil 25 Yüksek voltaj IC sürücülerde tipik level-shifter

As indicated in the drawing, the PWM input signal is translated to ON/OFF commands. The short pulses generated at the rising and falling edges drive the level shift transistor pair which interfaces with the high side circuitry. Accordingly, the floating portion of the driver is modified as well, the level shifted command ignals have to be differentiated from noise and 24 must be latched for proper action. This operation results in lower power dissipation because of the short duration of the current in the level shifter but lowers noise immunity since the command signal is not present at the input of the driver continuously. The typical pulse width in a 600V rated pulsed latch level translator is around 120 nanoseconds. This time interval adds to natural delays in the driver and shows up as turn-on and turn-off delays in the operation and is indicated in the data sheet of the drivers. Due to the longer than optimum delays, the operating frequency range of the high voltage gate driver ICs is limited below a couple of hundreds of kHz.

Some lower voltage high side driver ICs (up to 100V) use continuous current DC level shift circuits to eliminate the delay of the pulse discriminator, therefore they support highe operating frequency.

Çizimde belirtildiği gibi, PWM input sinyalleri ON/OFF komutlarına tercüme edilir. Yükselen ve düşen kenarlarda üretilen kısa sinyallerle level-shift transistörü hangi interfacin yüksek kenar devresiyle eşleceği belirlenir. Dolayısıyla sürücünün kayan (floating) kısmı modifiye edilmiş olur, seviyesi kaydırılmış (level-shifted) komut sinyalleri devredeki gürültüden ayırılarak gerekli eylemler yerine getirilmiş olmalıdır. Bu operasyon level-shifterdan akan akımın kısa süreli olması deneniyle güç kaybının düşmesini sağlar ancak düşük gürültü bağışıklıgına neden olur çünkü komut sinyalleri sürücünün inputunda sürekli olarak bulunmamaktadır. 600Vluk latch-level-transistörü bir sistemde tipik sinyal genişligi 120 nanosaniye civarındadır. Bu süreye datasheetlerde verilen sürücünün turn-on ve turn-off gibi doğal gecikmelerde eklenmiştir. Optimum gecikmelerden daha uzun olması sebebiyle Icli yüksek voltaj sürücü devrelerinin çalışma frekansları birkaç Khznin altındadır.

Bazı düşük voltaj yüksek kenat sürücü Icleri (100V ye kadar) kesintisiz (sürekli) DC akım level-shift devreleri kullanarak pulse ayracıncaki gecikmeleri önler ve bu sayede maksimum çalışma frekansı elde edilir.

Bootstrap switching actionBootstrap gate drive circuits are used with high side N-channel MOSFET transistors as shown in Figure 26. The switching transitions of the high side switch were explored previously with respect to the high side N- hannel direct drive scheme and are equally applicable with bootstrap drivers. The biggest difficulty with this circuit is the negative voltage present at the source of the device during turn-off. As shown previously, the amplitude of the negative voltage is proportional to the parasitic inductance connecting the source of the main MOSFET to ground (including the parasitic inductance associated with the rectifier) and the turn-off speed (di/dt) of the device as determined primarily by the gate drive resistor, RGATE and input capacitor, CISS. This negative voltage can be serious trouble for the driver’s output stage since it directly affects the source pin – often called SRC or VS pin – of the driver or PWM IC and might pull some of the internal circuitry significantly below ground. The other problem caused by the negative voltage transient is the possibility to develop an over voltage across the bootstrap capacitor. Capacitor CBST will be peak charged by DBST from CDRV. Since CDRV is referenced to ground, the maximum voltage which can build on the bootstrap capacitor is the sum of VDRV and th amplitude of the negative voltage at the source terminal. A small resistor in series with the bootstrap diode can mitigate the problem. Unfortunately, the series resistor does not provide a foolproof solution against an over voltage and it also slows down the recharge process of the bootstrap capacitor.

Bootstrap switching Bootstrap gate sürücü devreleri figür26 da gösterildiği gibi yüksek kenar N-Channel Mosfet transistörleri ile kullanılırlar. Yüksek kenar switchin geçişleri daha öncesinden yüksek-kenar N-channel dricet drive sürücü şemalarında gösterilmişti. Burada da aynı yaklaşım geçerlidir. Budaraki en büyük zorluk chazın off olduğu durumlarda da kaynakta mevcut olan negatif voltajın varlığıdır. Daha önceden de gösterildiği gibi, Negatif voltajın genliği ana Mosfetin kaynağını grounda bağlayan parazitik induktansla orantılıdır ve cihazın turn-off hızı (di/dt) büyük ölçüde gate drive denci olan RGATE ve input kapasitörü CISS tarafından belirlenir. Bahsedilen negafit voltaj sürücünün outputu için diddi sorunlar yaratabilir çünkü doğrudan PWMin ICsinin source pinleri olan SRC yasa VS pinini etkiler ve dahili devrelerin bir kısmını groundun altına çekebilir. Negatif voltajın neden olduğu bir başka sorun ise, bootsrap kapasitörünün üzerinde aşırı boltaj geçişinin oluşma ihtimalidir. CBST kapasitörü CDRV deki DBST tarafından peak olarak şarj edilecektir. CDRV ground referanslı olduğu içn bootstrap kapasitörü tarafındanoluşturulacak maksimum voltaj VDRVnin ve soruce terminalindeki voltajın toplamı kadar olacaktır. Bootstrap diyodyba seri olarak bağlanmıi bir direnç bu sorunu çözmeye yardımcı olabilir. Ancak Bu çözüm ne yazıkki garanti bir çözüm değildir ve ayrıca bootstrap kapasitörünün şarjını da yavaşlatır.

Figür 26: Bootstrap gate sürücüsü için yüksek voltaj IC devresi

A circuit to deliver very effective protection for the SRC pin is given in Figure 27. It involves relocating the gate resistor from the gate to the source lead between the driver and the main MOSFET and adding a small, low forward voltage drop Schottky diode from ground to the SRC pin of the driver.

Yukarıda bahseilen probklem için daha iyi bir çozüm şekil 27'de gösterilmiştir. Bu çözümde SRC pininden grounda low forward Schotky diyodu eklenmiş ve gate drenci yeniden konumlandırılmıştır.

In this circuit, RGATE has a double purpose; it sets the turn-on and turn-off speed in the MOSFET and also provides current limiting for the Schottky diode during the negative voltage transient of the source terminal of the main switch. Now, the switching node can swing several volts below ground without disturbing the operation of the driver. In addition, the bootstrap capacitor is protected against over voltage by the two diodes connected to the two ends of CBST.

The only potential hazard presented by this circuit is that the charge current of the bootstrap capacitor must go through RGATE. The time constant of CBST and RGATE slows the recharge process which might be a limiting factor as the PWM duty ratio approaches unity.

Bootstrap biasing, transient issues and start-upFigure 28 shows a typical application diagram of the bootstrap gate driv technique. There are four important bypass capacitors marked on the schematic.

The bootstrap capacitor, CBST is the most important component from the design point of view, since it has to filter the high peak current charging the gate of the main MOSFET while providing bias for the source referenced floating circuitry. In every switching cycle during normal operation, the bootstrap capacitor provides the total gate charge (QG) to turn-on the MOSFET, the reverse recovery charge (QRR) and leakage current of the bootstrap diode (ILK,D, the quiescent current of the level shifter (IQ,LS) and the gate driver (IQ,DRV), and the leakage current between the gate-source terminals (IGS), including the current drawn by a potential gateto- source pullv down resistor. Some of these currents flow only during the on-time of the main switch and some of them might be zero depending on the actual implementation of the driver and level shifter.

Bu devrede, RGATE çift amaçlaıdır. İlk olarak Mosfet'in turn-on ve turn-off hızını ayarlar. Ikinci olarak ana switchin source terminalinde negatif voltaj geçişi sırasında Schottky diyotunun akımını sınırlar. Bu sayede bu swiching nodu , çihazın normal çalışmasını etkinenmeden değişik voltaj aralıklarında hareket edebilir. Ek olarak, bootstrap kapasitörü CBST'nin iki ucuna bağlanmış iki diyot tarafondan yüksek voltaj geğiş ihtimallerine karşı korunmuş bulunmaktadır.

Bu devrede oluşabilecek tek bir potansiyel tekhike bulunmaktadır, o da, bootsrap kapasitörünün şarj olması için gereken akım RGATE üzerinden akmaktadır. CBST ve RGATEin zaman sabitleri resarj işlemini bir miktar yavaşlatarak PWM görev zamanlamalarında, geçşlerde bir limit faktörü gibi rol oynayabilir.

Bootstrap biasing, transient issues and start-upŞekil 28'de bootstrap gatte drive tekniğinin tipik bir uygulama diyagramı gösterilmektedir. Şemada 4 önemli bypass kapasitörü bulunmaktadır. Bootstrap kapasitörü CBST, tasarım bakış açısından bunlar arasındaki en önemlisidir. Cünkü ana mosfetin gateinin şarjı sırasında devreye bias yaparken aynı zmanada yüksek peak akımları da filitreler. Her bir swithing döngüsünde, bootstrap kapasitörü Mosfet'in turn-on işlemi sırasında toplam gate yükünü (QG) , reverse recovery yükünü (QRR) ve dootsrab diyodunun kesinti akımınu (ILK,D)

ce level-shifter için IQ,LS akımını, gate sürücü için IQ,DRv akımını ce gate-source terminalleri arasında IGS akımını sağlar. Bu akımlardan bazıları sadece on-time sırasında akarken bazıları o sırada 0 dır. Bu devrenin tasarımına göre değişebiilir.

Şekil 28. Bootstrap bypass örnegi

Assuming steady state operation, the following general equation can be used to calculate the bootstrap capacitor value to achieve the targeted ripple voltage, ΔVBST:

İstikrarlı çalışma durumu göz önüne alındığında, ihtiyaç duyulan bootstrap bypass kapasitörü değerini hesaplamak için aşağıdaki formuller kullanılabilir.

burada

To finalize the bootstrap capacitor value, two extreme operating conditions must be checked as well. During load transients it might be necessary to keep the main switch on or off for several switching cycles. In order to ensure uninterrupted operation under these circumstances, the CBST capacitor must store enough energy to hold the floating bias

voltage above the under voltage lockout threshold of the high side driver IC for an extended period of time.

Going from light load to heavy load, certain controllers can keep the main switch on continuously until the output inductor current reaches the load current value. The maximum on time (tON,MAX) is usually defined by the value and the voltage differential across the output inductor. For these cases, a minimum bootstrap capacitor value can be established as:

Bootstrap kapasitör değerinin son haline erişmek için, çalışma koşullarının iki aşırı ucu göz önüne alınmalıdır. Yük geçişleri sırasında birkaç swtiching döngüsünde ana switchi “on” yada “off” tutmak gerekli oabilir. Bu koşullarda cihazın kesintisiz bir şekilde çalışacağından emin olmak için , CBST kapasitörü yeterli kadar büyük olmalı ve floatin bias voltajını high site IC devresnin lockout eşiğinin üzerinde uzamış çalışma evresinin sonuna kadar tutabilmelidir.

Hafif yükten ağır yüke doğru giderken, output indüktör akımı load akım değerine ulaşıncaya kadar bazı temel kontroller ana switchin sürkliligini sağlamada yardımcı olabilir. Maksimum on-time (tON,MAX) genellikle output indüktöründeki voltaj farklılıkları tarafından belirlenir. Böyle durumlar için, minimum bootstrap kapasitör değeri aşağıdaki gibi bulunabilir.

where VBST is the initial value of the bootstrap bias voltage across CBST and VUVLO is the under voltage lockout threshold of the driver. With a discrete floating driver implementation, VUVLO could be substituted by the minimum safe gate drive voltage.

Any load transient in the other direction will require pulse skipping when the MOSFET stays off for several switching cycles. When the output inductor current reaches zero, the source of the main switch will settle at the output voltage level. The bootstrap capacitor must supply all the usual discharge current components and store enough energy to be able to turn-on the switch at the end of the idle period. Similar to the previous transient mode, a minimum capacitor value canbe calculated as:

burada VBST bootsrap bias voltajının CBST üzerindeki ilk değeridir ve VUVLO sürücünün lockout voltaj eşik değeridir. Ayrık floating sürücü uygulamasında VUVLO yerine minimum güvenli gate drive voltajı kullanılabilir.

Diğer yönde herhangi bir yük geçişi Mostefin birkaç switching döngüsü sırasında “off” kalmasını gerektirir. Output indiktörün üzerindeki akım 0'a ulaştığında ana switching source'u output voltaj seviyesine set edilir. Bootstrap kapasitörü tüm akımnı ve idle peryodunun sonunda switch'i turn-on yapmak için gerekli olan enerjiyi sağlayabilmelidir. Öncekine benzer bir şekilde minimum kapasitör değeri aşağıdaki gibi hesaplanır.

In certain applications, like in battery chargers, the output voltage might be present before input power is applied to the converter. In these cases, the source of the main MOSFET and the negative node of CBST are sitting at the output voltage and the bootstrap diode might be reverse biased at start-up. Delivering the initial charge to the bootstrap capacitor might not be possible depending on the potential difference between the bias and output voltage levels. Assuming there is enough voltage differential between the input and output voltages, a simple circuit comprised of RSTART resistor, DSTART diode, and DZ zener diode can solve the start-up problem as shown in Figure 29.

Bazı tip uygulamalarda, (örnek olarak batarya sarj uygulamalarında) output voltajı konverter'a input power'ı uygulanmadan önce mevcut bulunabilir. Bu tür durumlarda, ana mosfet ve CBST'nin negatif ucu output voltajında oturuyot olabilir ve vootstrap diyotu start-up sırasında reverse biased olabilir. Bias ve output voltaj seviyeleri arasındaki farka bağlı olarak bootstrap kapasitörüne ilk yükü göndermek herzaman mümkün olmayabilir. İnput ve output voltajları arasında yeterli farkın bulunduğunu kabul ederek, şekil 29 da gösterilen RSTART direnci, DSTART diyodu ve DZ zener diyotundan oluşmuş basit devre ile bu start-up problemini aşmak mümkündür.

Şekil 29. Bootstrap start-up devresi

In this start-up circuit, DSTART serves as a second bootstrap diode used for charging the bootstrap capacitor at power up. CBST will be charged to the zener voltage of DZ which is supposed to be higher than the driver’s bias voltage during normal operation. The charge current of the bootstrap capacitor and the zener current are limited by the start-up resistor. For best efficiency the value of RSTART should be selecte to limit the current to a low value

since the second bootstrap path through the start-up diode is permanently in the circuit. Bu stat-up devresinde, DSTART power-up sırasında bootstrap kapasitörünü şarj etmek için kullanılan ikinci bir bootstrap diyodu gibi iş görür. CBST kapasitörü Dznin voltaj değerine kadar sarj edilecektir ki bu normal çalışmada sürücünün bias voltajı değerinden yüksektir. Bootstrap kapasitörünün sarj akımı ve zener akımı start-up direnci tarafından sınırlandırılmıştır. En iyi verim için RSTART direncinin değeri akım değerini düşük tutacak şekilde seçilmelidir, çünkü startup diyodu ile oluşturulan ikinci bootstrap yolu devrede kalıcı bir biçimde bulunacaktır.

Grounding considerationsThere are three important grounding issues which have to be addressed with respect to the optimum layout design of the bootstrap gate drivers with high side N-channel MOSFETs. Figure 28 can be used to identify the most critical high current loops in a typical application.

The first focus is to confine the high peak currents of the gate in a minimal physical area. Considering the path the gate current must pass through, it might be a challenging task. At turnon, the path involves the bootstrap capacitor, the turn-on transistor of the driver, the gate resistor, the gate terminal, and finally, the loop is closed at the source of the main MOSFET where CBST is referenced. The turn-off procedure is more complicated as the gate current has two separate components. The discharge current of the CGS capacitor is well localized, it flows through the gate resistor, the turn-off transistor of the driver and from the source to the gate of the power MOSFET. On the other hand, the CGD capacitor’s current must go through RGATE, the turn-off transistor of the driver, the output filter, and finally the input capacitor of the power stage (CIN). All three loops carrying the gate drive currents have to be minimized on the printed circuit board.

The second high current path includes the bootstrap capacitor, the bootstrap diode, the local ground referenced bypass capacitor of the driver, and the rectifier diode or transistor of the power stage. CBST is recharged on the cycle-by-cycle basis through the bootstrap diode from the ground referenced driver capacitor, CDRV, connected from the anode of DBST to ground. The recharge happens in a short time interval and involves high peak current. Therefore, the high side driver must be bypassed locally on its input side as well. According to the rule-of-thumb, CDRV should be an order of magnitude larger than CBST. Minimizing this loop area on the printed circuit board is equally important to ensure reliable operation.

The third issue with the circuit is to contain the parasitic capacitive currents flowing between power ground and the floating circuitry in a lo impedance loop. The goal is to steer these currents away from the ground of the sensitive analog control parts. Figure 30 reveals the parasitic capacitive current paths in two representative applications with high side driverICs

Topraklama ÜzerineYüksek kenar N-Channel Mosfetlerle bootstrap gate driverların bir arada kullanıldığı tarasımlarda topraklama ile ilgili 3 önemli konu göz önünde bulundurulmalıdır. Figür 28, tipik bir uygulamada en kritik yüksek akım loopunu göstermek için kullanılabilir.

Birinci önemli konu, gatin yüksek peak akımını olabildiğince küçük bir fizksel alanda tutmaktır. Gate akımının gececeği yolu göz önünde bulundurarak, bu zor ve önemli bir iş

olabilir. Turn-on sırasında, bu yol bootsrap kapasitörünü, sürücünün turn-on transistörünü, gate direncini, gate terminalini ve CBST ye referanslanmış ana mosfeti de içine alarak bir loop oluşturur. Gate iki ayrı bileşenden oluştuğu için turn-of süreci daha da karışıktır. CGD kapasitörünün deşarj akımı iyi lokalize olmuştur. Bu akım gate direnci, turn off transistörü ve power moosfetinin kaynağı üzerinden akar. Diğer taraftan aslında CGD akımı RGATE , turn off transistörü, output filitresii ce power katmanının input kapasitörü (CIN) üzerinden akmalıdır. Tüm bu üç loop da akan gate akımı minimize edilmelidir.

İkinci yüksek akım yolu bootstrap kapasitörü, bootstrap diyodu, devrenin lokal ground referanslı bypass kapasitörü rektifier diyodu yada power katmanının transistöründen oluşur. CBST bootsrap diyodu üzerinden ground referasnlı driver kapasitörü CDRV ve DBST tarafından cycle-by_cycle (adım adım, döngü döngü) reşarj edilir. Reşarj kısa bir süre içinde yüksek bir peak akımı ile gerçekleşir. Dolayısıyla yüksek kenar sürücü local olarak kendi inputu tarafından bybass edilmelidir. Sağ el (baş parmak ) kuralına göre, CDRV CBSTnin değerinin çok çok üzerinde olmalıdır. Bu loopu baskı devre üzerinde minimize etmek sistemin düzgün çalışması açısından da çok önemlidir.

Göz öninde bulundurulması gereken 3. şey ise, empedans loopunda power ground ve devre araında akan parazitik etkili akımdır. Kural olarak bu akım hassas anolog kontrol bileşenlerinin olabildiğince uzeğından geçmelidir. Figur30 da yüksek kenar Iclerin ullanıldığı iki uygulamada bu parazitik kapasitif akım yolununun durumu gösterilmektedir.

Şekil 30. Yüksek kenar uygylamalarda kapasitif akımlar.

Single high side driver ICs usually have only one GND connection. Since the capacitive currents must return to the ground potential of the power stage, the low side portion of the IC should be referenced to power ground. This is counterintuitive, since the control signal of the driver is referenced to signal ground. Nevertheless, eliminating the high capacitive current component between analog and power ground will also ensure that the potential difference between the two grounds are minimized.

The situation is greatly improved with general purpose half bridge driver ICs which contain one low side and one high side driver in the same package. These circuits have two ground connections usually labeled as GND and COM, providing more flexibility in layout. To return the capacitive currents to power ground in the shortest possible route, the COM pin is connected to power ground. The GND pin can be utilized to provide connection to the signal ground of the controller to achieve maximum noise immunity.

For completeness, the bypass capacitor of the PWM controller should be mentioned as well, which is placed near to the VCC and GND pins of the IC. Referring to Figure 28 again, CBIAS is a relatively small capacitor with respect to CBST and CDRV since it provides only high frequency bypassing and it is not involved in the gate drive process.

Tek yüksek kenar IC genellikle sadece bir adet GND bağlantısına sahiptir. Kapastif akımların power katmanının grounduna geri gönmesi gerektiğinden, Icnin düşük kenar bölümü power katmanına referasnlanmalıdır. Bu beklenenin aksine bi durumdur, çünkü sürücünün kontrol sinyali sinyal grounduna referasnlanmıştır. Yinede analog ve power gorundları arasındaki yüksek kapasitif akım bişelenlerini elimine etmek iki ground arasıındaki potansiyel farkı minimize edecektir.

Bu durum genel amaçlı yarı-köprü (half-bridge) sürücü ICleri ile daha da iyi hale getirilmiştir. Bunlar bir düşük kenar ve bir yüksek kenar sürücüyü aynı paket içinde sunmaktadırlar. Vu deveker iki ground bağlantısına sahiptirler ve bu baglantılar tasarımda esneklik sağlamak amacıyla genelliklle GND ve COM olarak adlandırılırlar. Kapasitif akımların power grounduna mümkün olan en kısa yoldan geri dönmesi için, COM pini power grounduna bağlanır. GND pini maksimum gürültü bağışıklığı sağlanması amacı ile denetleyicinin sinyal grounduna bağlanır.

Bütünlük açısından PWM denetleyicinin bypass kapasitöründen de bahsedilmelidir. Bu kapasitör Icnin VCC ve GND pinlerinin yakınlarına yerleştirilmelidir. Tekarar figür 28'e bakacak olursak CBIAS CBST ve CDRV ye göre küçük bir kapasitör sayılır. Çünkü sadece yüksek firekans bypassı sağlar ve gate drive sürecinde yer almaz.

ÜÇÜNCÜ KISIMIN SONU

AC COUPLED GATE DRIVE CIRCUITSAC coupling in the gate drive path provides a simple level shift for the gate drive signal. The primary purpose of AC coupling is to modify the turn-on and turn-off gate voltages of the main

MOSFET as opposed to high side gate drives where the key interest is to bridge large potential differences. In a ground referenced example like the one in Figure 31, the gate is driven between -VCL and VDRV-VCL levels instead of the original output voltage levels of the driver, 0V and VDRV. The voltage, VCL is determined by the diode clamp network and it is developed across the coupling capacitor. The benefit of this technique is a simple way to provide negative bias for the gate at turn-off and during the off state of the switch to improve the turn-off speed and the dv/dt immunity of the MOSFET. The trade-off is slightly reduced turn-on speed and potentially higher RDS(on) resistance because of the lower positive drive voltage.

The fundamental components o f AC coupling are the coupling capacitor CC and the gate-to-source load resistor RGS.

AC COUPLED GATE SÜRÜCÜ DEVRELERIGate sürücü yolunda AC eşleşmesi gate drive sinyali için kolay bir level shift sağlar. AC eşleşmesinin temel amacı, yüksek voltajlarlar ilgilenen yüksek kenar gate sürücülerinin tersine ana Mosfetin turn-on ve turn-off voltajlarını modifiye edebilmektir. Figür 31 deki gibi ground referanslı örneklerde, orjinal output voltajı seviyesi (0V ve VDRV) yerine gate -VCL ve VDRV-VCL voltaj seviyeleri arasında sürürür. VCL degeri kenetlenme networkü ve onun eşleşme kapasitörü tarafından belirlenir. Bu teknigin temel amacı, turn-off ve switchin off süresi boyunca gatee negatif bias sağlamaktır. Böylece Mosfetin turn-off hızı ve dv/dt bağışıklığı artmaktadır. Bunun bedeli, turn-off hızında birazcık düşme ve düşük pozitif sürücü voltajından kaynaklı daha yüksek bir RDS direncidir.

AC coupling'in temel bileşenleri eşleşme (coupling)kapasitörü CC ve gate-to-source direnci RGS'dir.

The resistor plays a crucial role during power up, pulling the gate low. This is the only mechanism keeping the MOSFET off at start up due to the blocking effect of the coupling capacitor between the output of the driver and the gate of the device. In addition, RGS provides a path for a current across the coupling capacitor. Without this current component the voltage would not be allowed to build across CC. Theoretically, in every switching cycle the same amount of total ate charge would be delivered then removed hrough the capacitor and the net charge passing through CC would be zero.

The same concept can be applied for steady state operation to determine the DC voltage across the coupling capacitor with RGS in the circuit. Assuming no clamp circuitry, a constant VC voltage across the capacitor, and a constant duty cycle D, the current of RGS can be represented as an additional charge component passing through CC. Accordingly, the total charge delivered through the coupling capacitor during turn-on and consecutive on-time of the MOSFET is:

Direnç power up sırasında, gate'i lowa çekerek hayati bir rol oynamaktadır. Bu Mosfeti startup srasında off tutabilmek için uygulanabilecek tek yöntemdir. Ek olarak RGS eşleşme kapasitörü akımı için bir yol sağlar. Bu akım bileşeni olmadan voltaj CC üzerinden akmayı gerçekleştiremez. Teorik olarak, her bir switching döngüsünde ayni miktarda toplam gate yükü dağıtılır ve sonrasında kapasitörden uzaklaştırılır ve CC den geçen net yük 0 olur.

Aynı yaklaşım, steady-state operasyonlara uygulanarak eşleşme kapasitörü üzerinden akan voltaja RGS ile karar mümkündür. Kapasitör zerinden akan akımın voltajının sabit ve VC olduğunu, görev sabir döngüsünün D olduğunu varsayarak RGS üzerinden geçen akım CC nin ek bir yük bileşeni olarak tanımlanabilir. Ayrıca Mosfetin turn-on sırasında ve devamındaki on- süresi boyunda CC tarafından dağıtılan toplam yük aşağıdaki gibi hesaplanır:

Following the same considerations for the turnoff and successive off-time of the switch, the total charge can be calculated as:

For steady state operation, the two charges must be equal.. Solving the equations for VC determines the voltage across the coupling capacitor.

This well know relationship highlights the duty ratio dependency of the coupling capacitor voltage. As duty cycle varies, VC is changing and the turn-on and turn-off voltages of the MOSFET adjust accordingly. As Figure 32 exemplifies, at low duty cycles the negative bias during turn-off is reduced, while at large duty ratios the turn-on voltage becomes insufficient.

Aynı yaklaışmları turn-off ve devamındaki off süresi için uyğulayarak, toplam yük aşağıdaki gibi hesaplanabilir.

Steady-state operasyonlar için, iki yük birbirine eşit olmalıdır. VC için denklemleri çozerek CC üzerindeki voltaj aşağıdaki gibi hesaplanır:

Bu iyi bilinen bağlantı, CC voltajının duty ratio'suna bağımlılığını göstermektedir. Duty değiştiği çin VC de değişit ve Mosfetin turn on – turn off voltajları buna göre ayarlanır. Figür 32 gösterilirki düşük dörev döngülerinde negatif bias ile turn-off azaltılırken geniş görev ratiolarında turn of voltajı yetersiz kalmaktadır.

The inadequate turn-on voltage at large duty ratios can be resolved by using a clamp circuit connected in parallel to RGS as shown in Figure 31. Its effect on the coupling capacitor voltage is also shown in Figure 32. As the coupling capacitor voltage is limited by the clamp, the nmaximum negative bias voltage of the gate is determined. Since the gate drive amplitude is not effected by the AC coupling circuit, a minimum turn-on voltage can be guaranteed for the entire duty cycle range.

Figür 31 de gösterildiği gibi, geniş duty oranlarında yetersiz turn-on voltajı RGSye paralel bağlanmış bir clamp devresi ile yeterli hale getirilebilir. Bu devrenin etkisi figür32 de de gösterilmiştir. Eşleşme kapasitörünün voltaj değeri clamp taradımdan sınırlandırılarak, gate'teki maksimum negatif bias değeri belirlenmiş olmaktadır. Gate drive genliği AC eşleşme devresinden etkilenmediği için, minimum turn-on voltajı tüm görev döngüsü sırasında garani edilmiş olunur.

Calculating the coupling capacitorThe amount of charge going through CC in every switching cycle causes an AC ripple across thecoupling capacitor on the switching frequency basis. Obviously, this voltage change should be kept relatively small compared to the amplitude of the drive voltage. The ripple voltage can be calculated based on the charge defined previously as:

Coupling kapasitörünün hesaplanması Her switching döngüsünde CC üresinden geçen yük miktarı, CC üzerinde frekans temelli bir AC dalğalanmasına neden olur. Bu voltaj dalğalanması, sürücü voltajıyla karşılaştırıldığında olabildiğince küçük tutulmalıdır. Bu dalgalanan voltaj yük temelinde aşağıdaki gibi hesaplanır.

Taking into account that Vc=D⋅VDRV, the equation can be rearranged to yield the desired capacitor value as well:

Vc = D VDRV olduğunu dikkate alarak, denklem aşağıdaki gibi yeniden düzenlenerek⋅ ihtiyaç duyulan kapasitör değeri aşağıdaki gibi olur.

The expression reveals a maximum at D=0.5. A good rule of thumb is to limit the worst case AC ripple amplitude (ΔVc) to approximately 10% of VDRV.

Bu ifadeden D=0.5 maksimum değereri eldedeilir. Buradanda AC dalğalanma genliği ( Δvc) yaklaşık olarak VDRV nin %10'udur.

Start up transient of the coupling capacitorBefore the desired minimum coupling capacitor value could be calculated, one more parameter must be defined. The value of RGS has to be selected. In order to make an intelligent decision the start up transient of the AC coupling circuit must be examined.

At power up, the initial voltage across CC is zero. As the output of the driver start switching the DC voltage across the coupling capacitor builds up gradually until it reaches its steady state value, VC. The duration to develop VC across CC depends on the time constant defined by CC and RGS. Therefore, to achieve a target start-up transient time and a certain ripple voltage of the coupling capacitor at the same time, the two parameters must be calculated together. Fortunately, there are two equations for two unknowns:

Eşleşme (coupling) kapasitörünün start-up süreçleriGerek duyulan eşleşme kapasitörü değerinin hesaplanmasından önce, bir paremetre daha tanımlanmalıdır. RGS degeri seçilmelidir. Uygun bir seçim yapabilmek için AC eşleşme devresinin star-up süreçleri dikkatlice incelenmelidir.

Power-up sırasında, CC üzerindeki başlangıç voltaj değeri 0'dır. Sürücünün outputu swithinge başladığı için, CC üzerindeki DC voltaj değeri giderek büyümektedir taki steady değerine (VC) ulaşana kadar. Bu sürenin uzunlugu CC ve RGS tarafından belirlenen zaman sabitlerine bağldır. Bu nedenle, hedeflenen start-up zamanını ve belirli kapasitör voltaj dalgalanma genliğini elde etmek için iki paremetre birlikte hesaplanmalıdır. Bu iki bilinmeyen için iki denklemimiz mevcuttur.

which will yield a single solution. Substituting the expression for RGS from the second equation, D=0.5 for worst case condition and targeting ΔVc=0.1⋅VDRV, the first equation can be solved and simplified for a minimum capacitor value:

Bu denklemlerin tek bir çözümü vardır. RGS için olan ifadeyi ikinci deklemden alıp yerine koyarak D=0.5 , en kötü şartlarda ve tek bir çözüm verecek. , D = 0.5 kötü durumda durum için ve ΔVc = 0,1 VDRV 'yi heefleyerek, ilk denklem minimum kapasitör değeri için⋅ çözülerel aşağıdaki değer elde edilir:

Once CC,MIN is calculated, its value and the desired start-up time constant (τ) defines the required pull down resistance. A typical design trade-off for AC coupled drives is to balance efficiency and transient time constant. For quicker adjustment of the coupling capacitor voltage under varying duty ratios, higher current must be allowed in the gate-to-source resistor.

CC değeri birke hesaplandıktan sonra, bu değer ve ihtiyaç duyulan start-up zaman sabiti (τ) kullanılarak ihtiyaç duyulan pull-down direnci hesaplanabilir. Bu tür devrelerin temel tasarım açmazı verimliligi ve geçiş zaman sabitlerini dengelemektir. Değişen duty ratio'lar altında eşleşme kapasitörünün çabucak ayarlanması iöin gate-to-sorce direncinde yüksek akım geçişlerine izin verilmelidir.

TRANSFORMER COUPLED GATE DRIVES

Before the appearance of high voltage gate drive ICs, using a gate drive transformer was the only viable solution to drive high side switches in offline or similar high voltage circuits. The two solutions coexist today, both have their pros and cons serving different applications. The integrated high side drivers are convenient, use smaller circuit board area but have significant turn-on and turn-off delays. The properly designed transformer coupled solution has negligible delays and it can operate across higher potential differences. Usually it takes more components and requires the design of a transformer or at least the u nderstanding of its operation and specification.

Before concentrating on the gate drive circuits, some common issues pertinent to all transformer designs and their correlation to gate drive transformers will be reviewed.

• Transformers have at least two windings. Theuse of separate primary and secondary windings facilitates isolation. The turns ratio between primary and secondary allows voltage scaling. In the gate drive transformer voltage scaling is usually not required, but isolation is an important feature.• Ideally the transformer stores no energy, there is no exemption. The so called flyback “transformer” really is coupled inductors. Nevertheless, small amounts of energy are stored in real transformers in the nonmagnetic regions between the windings and in small air gaps where the core halves come together. This energy storage is represented by the leakage and magnetizing inductance. In power transformers, reducing the leakage inductance is important to minimize energy storage thus to maintain high efficiency. The gate drive transformer handles very low average power, but it delivers high peak currents at turn-on and turn-off. To avoid time delays in the gate drive path, low leakage inductance is still imperative. • Faraday’s law requires that the average voltage across the transformer winding must be zero over a period of time. Even a small DC component can cause flux “walk” and eventual

core saturation. This rule will have a substantial impact on the design of transformer coupled gate drives controlled by single ended PWM circuits.• Core saturation limits the applied volt-second product across the windings. The transformer design must anticipate the maximum voltsecond product under all operating conditions which must include worst case transients with maximum duty ratio and maximum input voltage at the same time. The only relaxation for gate drive transformer design is their regulated supply voltage. • A significant portion of the switching period might be reserved to reset the core of the main power transformer in single ended applications, (working only in the first quadrant of the B-H plane) such as the forward converter. The reset time interval limits the operating duty ratio of the transformer. This is rarely an issue even in single ended gate drive transformer designs because they must be AC coupled thus they operate with bi-directional magnetization.

TRANSFORMATÖR COUPLED GATE SÜRÜCÜLER

Yüksek voltaj IC devrelerinin ortaya çıkışından önce, yüksek kenar switchleri sürmek icin off-line yada benzer yüksek voltaj devrelerinde gate drive transformator kullanmak neredeyse bir zorunluluktu. Bugün iki çözüm aynı anda mevcut bulunmakta. Uygulamanın çeşitine göre iki çözümün de artıları ve eksileri bulunmakta. Yüksek voltaj IC devreleri boar üzerinde az yer kaplayıp kullanımı kolay olmasına ragmen turn-off ve turn-on gecikmeleri çokyüksektir. Uygyun bir şekilde tasarlanmış transformatör coupled devresi ile neredeyse hic bir gecikme olmadan yüksek voltajlarda anahtarlama yapılabilmektedir. Genellikle bu tür bir devre tasarlamak daha fazla devre bileşeni kullanmayı ve çoğu zaman bir transformatör yapımını, en azından trasformatörün tüm yapısını ve özelliklerini çok iyi bilmeyi gerektirmektedir.

Gate drive devrelerine konssantre olmadan önce, tüm transformatör tasarımları il ve onların gate sürücü trasformatörleri ile alakalı bazı temel konular gözden geçirmekte fayda bulunmaktadır.

• Trasformatörlerde en az iki sargı bulunmaktadır. Primary ve sekondary sargıların kullanılması izalasyonu sağlar. Sarğıların birbirine oranı output voltaj seviyesini değiştirir (scaling). Gate drive transformatörlerde voltaj değişimi (scaling) çok gerekli değildir. Ancak izalosyon çok önemli bir özelliktir.

• İdeal trasnformatörler enerji depolamaz. BU konuda herhangi bir muafiyet yoktur. Trasformatorler aslında iki aded eşlenmiş (soupled) indiktördür. Ancak gerçek hayatta, trasformatörler manyetik olmayan bölgelerinde özellikle iki sarğının ve aradaki trasformatör çekirdeğinin birleştiği hava boşluklarında küçük bir miktar enerjiyi depolarlar. Bu enerji depolanması kayıp ve mıknatıslayan indüktans solarak gösterilecektir. Güç trasnformatörlerinde, kayıp indüktansı enerji depolanmasını minimize etmek ve dolayısıyla verimi arttırmak için çok önemlidir. Gate drive trasnformatörleri çok düşük ortalama güçlerde çalışır ancak turn on ve turn off sırasında yüksek peak akım degerlerini sağlayabilir.Gate drive path'inde zaman gecikmelerinden kaçınmak için yinede düşük kayıp indüktansı elzemdir.

• Faraday yasasına göre, bir zaman peryodunda trasformatör sargıları üzerindeki ortalama voltaj 0'dır. Trasformatör tasarımlarının, maksimüm iş yükü ve en kötü şartlarda bile volt-saniye çarpımının maksimum olacak şekilde yapılması gerekmektedir. Gate drive

transformatörü için tek relaxation sadece kendi regüle edilmiş power supply voltajlarıdır.

• Single-end uygulamalarda (B-H düzleminin sadece ilk çeğreğinde çalışan) uygulamalarda, switching peryodunun önemli bir kısmı ana ğüç transformatörünün çekirdeğinin resetlenmesi için rezerve edilmiş olabilir. Bu single-ended gate drive transformatör tasatımlarında çok nadir olan birşeydir. Çünkü AC coupled olmak ve di-directional manyetizasyon ile çalışmak zorundadırlar.

Single ended transformer coupled gate drive circuitsThese gate drive circuits are used in conjunction with a single output PWM controller to drive a high side switch. Figure 33 shows the basic circuit. The coupling capacitor must be placed in series with the primary winding of the gate drive transformer to provide the reset voltage for the magnetizing inductance. Without the capacitor there would be a duty ratio dependent DC voltage across the winding and the transformer would saturate.

Figure 33. Single ended transformer coupledgate drive

Single-ended trasformatör eşlenmiş gate drive devreleriBu çeşit gate drive devreleri tek çıkışlı PWM denetleyiciler ile birlikte yüksek kenar switchi sürmek için kullanılır. Figür33 te basit bir devre gösterilmiştir.

Eşlenmiş (coupling) kapasitör gate drive trasnformatörünün pirimer sarğısına seri bağlanarak manyetize indüktans için reset voltajını sağlar. Bu kapasitör olmadan sargılar üzerinde duty ratio'ya bağlı bir DC voltajı olurdu ve trasformatör satüre olurdu.

The DC voltage (VC) of CC develops the same way as shown in AC coupled direct drives. Th steady state value of the coupling capacitor voltage is:

Similar to AC coupled direct drives, the actual gate drive voltage, VC, changes with duty ratio. In addition, sudden changes in duty ratio will excite the L-C resonant tank formed by the magnetizing inductance of the gate drive transformer and the coupling capacitor. In most cases this L-C resonance can be damped by inserting a low value resistor (RC) in series with CC. The value of RC is determined by the characteristic impedance of the resonant circuit and given as:

CC nin DC voltajı (VC) AC coupled gate drivelardaki givi etki gösterir. Coupling kapasitörün steady-state'deki değeri :

AC coupled sürücülere benzer bir biçimde, gerçek gate drive voltajı, VC, duty ratio ile değişiklik gösterir. Ek olarak, duty ratiodaki ani değişiklikler gate drive transformatörünün manyetik indüktans ı ve coupling kapasitör tarafından belirlenmiş olan L-C resonant tank'a etki edecektir. Pek çok durumda bu L-C rezonansı CC ye seri, düşük değerli bir direnç (RC) eklenerek damped edilebilir. Rc nin değeri dezonant devrenin karakteristiği tarafından belirlenir.

Keep in mind that the RC value defined in the equation above is the equivalent series resistance which includes the output impedance of the PWM driver. Additionally, consider that a critically damped response in the coupling capacitor voltage might require unreasonable high resistor value. This would limit the gate current, consequently the switching speed of the main switch. On the other hand, underdamped response may result in unacceptable voltage stress across the gate source terminals during the resonance.

The current building VC has two components; the magnetizing current of the transformer and the current flowing in the pull down resistor connected between the gate and the source of the main MOSFET. Accordingly, the start-up and transient time constant governing the adjust speed of the coupling capacitor voltage ref lects the effect of the magnetizing inductance of the gate drive transformer and can be estimated by:

Unutmamak gerekir ki, denklem tarafından verilen Rc değeri eş seri direnç değerine denktir. Ki bu değer PWM sürücünün output empedans değerini de içermektedir. Ek olarak, coupilng

kapasitör voltajının kritik olarak dumped çevabı anlamsız olarak cok yüksek direnç değeri gerektirebilir. Bu gate akımı dolayısıyla ana switching hızını limitleyecektir. Diğer taraftan rezonans sırasında , düşük seviyede damped edilmesi gate source terminallerinde kabul edilemeyecek düzeyde voltaj stresi yaratabilir.

Vc ile akan akımın iki bileşeni vardır; transformatörün manyetize akımı ve ana Mosfet'in gate ve source'una bağlanmış pull-down direncinden akan akım. Dolayısıyla stur-up ve geçiş zamanı sabitleri coupling kapasitör voltajının ayar hızını belirleyer. Gate drive transformatörünün manyetize akımının bu değer üzerindeki etkisi aşağıdaki gibi hesaplanır.

The magnetizing inductance has another significant effect on the net current of the driver, and on its direction. Figure 34 highlights the different current components flowing in the circuit and the sum of the current components, IOUT, which has to be provided by the driver.

Figure 34. Driver output current with transformer coupled gate drive

Manyetize indüktans, net sürücü akımı ve onun yönü üzerinde diğer bir önemli etkiye daha sahiptir. Figür34 te devre üzerinden akkan değişik akım bileşenleri ve akım bileşenlerinin toplamı, IOUT ki sürücü bunu sağlayabilimeidir, gösterilmektedir.

Figure 34. Trasformatör coupled gate drive sürücüde sürücü çıkış akımları

Note the gray shaded area in the output current waveform. The output driver is in its low state which means it is supposed to sink current. But because of the magnetizing current component, the driver actually sources current. Therefore, the output must handle bi-directional current with transformer coupled gate drives. This might require additional diodes if the driver is not capable of carrying current in both directions. Bipolar MOSFET drivers are a typical example where a Schottky diode has to be connected between the ground and the output pin. Similar situation can occur during the high state of the driver at different duty cycle or current component values. One easy remedy to solve this problem and avoid the diodes on the driver’s output is to increase the resistive current component to offset the effect of the magnetizing current.

At wide duty cycles, like in the buck converter, the circuit of Figure 33 does not provide adequate gate drive voltage. The coupling capacitor voltage increases proportionally to the duty ratio. Accordingly, the negative bias during off-time increases as well and the turn-on voltage decreases. Adding two small components on the secondary side of the gate drive transformer can prevent this situation. Figure 35 shows a commonly used technique to restore the original voltage levels of the gate drive pulse.

Akım waveformundaki gri taralı bölgeye dikkatli bakmak gerekir. Driver outputu kendi düşük seviyesinde (low state), ki bu akımın buraya akıyor olduğu düşünülebilir. Ancak manyetize akım bileşeni nedeniyle aslında driver akım kaynağıdır. Bu nedenle trasformer coupled devrelerde çıkışın bi-rirectional olduğu unutulmamalıdır. Eğer sürücü iki yönlü akımı taşımaya uygun değilse, bu nedenle ek diyotlar kullanmak gerekebilir. Bipolar Mosfet sürücüler Shotky diyotlarının ground ve output ucuna bağğlandığı tipik örneklerdir. Benzer durum sürücünün yüksek düzeyde (high state) olduğu farklı görev döngüleri yada akım bileşenleri için de geçerlidir. Bu durumu kolayca diyot kullanmadan çözebilmek için, rezistif akım bileşenini manyetize akımımı offsetleyecek düzeye kadar arttırarak çözebilirsiniz.

Geniş görev döngülerinde (meseka buck cevirici uygulamalarında) figür 33 deki devre uygun gate drive voltajını sağlayamaz. Coupling kapasitör voltajı duty ratio ile orantılı olarak artar. Böylece off-time sırasında negatif bias artar, turn-on sırasında da voltaj düşer. Gate drive transformatörünün ikincil tarafına iki küçük devreelamanının eklenmesi bu durumu çözebilir. Figür35 de gate drive sinyalinin orjinal seviseyine çıkartılması için sıkça kullanılan bir teknik gösterilmektedir.

Figure 35. DC restore circuit in transformer coupled gate drive

Here, a second coupling capacitor (CC2) and asimple diode clamp (DC2) are used to restore the original gate drive amplitude on the secondary side of the transformer. If a larger negative bias is desired during the off time of the main switch, a Zener diode can be added in series with the diode in a similar fashion as it is shown in Figure 31, with respect to the AC coupled direct drive solution.

Burada ikinci coupling kapasitmrü (CC2) ve basit bir ketentleme diyodu (DC') kullanılarak trasformatörün ikincil bölümünde gate drive genligi orjinal değerine restore edilmiştir. Eğer ana switchin off-time'ı sırasında daha yüksek bir negatif bias gerekiyor ise, bir Zener diyot şekil 31 gösterilene benze bir şekilde diyoda seri bir şekilde ekleklenebilir.

Calculating the coupling capacitorsThe method to calculate the coupling capacitor values is based on the maximum allowable ripple voltage and the amount of charge passing through the capacitor in steady state operation was described in the previous AC coupled circuits. The equation for CC2 is similar to the one identified for direct coupled gate drive circuit. The ripple has two components; one is related to the total gate charge of the main MOSFET and a second component due to the current flowing in the gate pull down resistor:

Coupling kapasitörlerin hesaplanması Coupling kapasitörlerin değerlerinin hesaplanması için aşağıda tanımlanan yöntem, devrenin stabil çalışır durumda (steady state), daha önce tanımlanmış AC coupled devredeki gibi, kapasitör üzerinden geçecek maksimum yük ve izin verilen maksimum voltaj dalgalanması değerine göre oluşturulmuştur. CC2 için geçerli olan denklem direct-coupled gate drive devresindekine benzerdir. Ripple (dalgalanma) iki bileşene sahiptir; ilki na Mosfetin toplam

gate yükü ile alakalı, ikincisi ise gate pull down direncinden akan akım ile alakalıdır.

This expression has a maximum at the maximum on-time of the switch, i.e. at maximum duty ratio. In the primary side coupling capacitor the magnetizing current of the gate drive transformer generates an additional ripple component. Its effect is reflected in the following equation which can be used to calculate the primary side coupling capacitor value:

Bu ifade, switchin maksimimum on-time'ında (örnek olarak maksimum duty ratio'da) maksimum değere ulaşır. Coupling kapasitörün birincil tarafında gate dirive transformatörünün manyetize edici akımı ek bir dalgalanma (ripple) bileşeni üretir. Bu etki aşağıdaki denlemlerde hesaba dahil edil edilerek birincil taraftaki coupling kapasitörünün değerinin hesaplanmasında kullanılmıştır.

The minimum capacitance to guarantee to stay below the targeted ripple voltage under all operating conditions can be found by determining the maximum of the above expression. Unfortunately the maximum occurs at different duty ratios depending on the actual design parameters and component values. In the majority of practical solutions it falls between D=0.6 and D=0.8 range.

Also note that the sum of the ripple voltages, ΔVC1+ΔVC2 appears at the gate terminal of the main MOSFET transistor. When aiming for aparticular ripple voltage or droop at the gate terminal, it has to be split between the two coupling capacitors.

Tüm çalışma koşullarında ripple voltajının hedeflenen değerin altında kalmasını sağlayacak (garanti edecek) minimum kapasitans değeri yukardaki ifadenin maksimum değerini bularak elde edilebilir. Ne yazık ki maksimum deger devre tasarımına ve kullanılan devre elemanlarına göre farklı duty ratiolarda gerçekleşmektedir. Pratik uygulamaların pek çogunda bu değer D=0.6 ve D=0.8 arasına düşmektedir.

Ayrıca ripple voltajların toplamlarına baktığımızda ana Mosfet transistörümün gate terminalinde ΔVC1+ΔVC2 görülmektedir. Gate terminalinde belirli bir voltaj dalgalanmasını yada düşmesini hedeflediğimizde, değer iki coupling kapasitörü arasında split edilmek zorundadır.

Gate drive transformer design

The function of the gate drive transformer is to transmit the ground referenced gate drive pulse across large potential differences to accommodate floating drive implementations. Like all transformers, it can be used to incorporate voltage scaling, although it is rarely required. It handles low power but high peak currents to drive the gate of a power MOSFET. The gate drive transformer is driven by a variable pulse width as a function of the PWM duty ratio and either constant or variable amplitude depending on the circuit configuration. In the single ended circuits the gate drive transformer is AC coupled and the magnetizing inductance sees a variable amplitude pulse. The double ended arrangements, such as half-bridge applications, drive the gate drive transformer with a constant amplitude signal. In all cases, the gate drive transformers are operated in both, the first and third quadrant of the B-H plane.

The gate drive transformer design is very similar to a power transformer design. The turns ratio is usually one, and the temperature rise due to power dissipation is usually negligible.Accordingly, the design can be started with the core selection. Typical core shapes for gate drive transformer include toroidal , RM, P or similar cores. The core material is high permeability ferrite to maximize the magnetizing inductance value, consequently lower the magnetizing current. Seasoned designers can pick the core size from experience or it can be determined based on the area product estimation in the same way as it is required in power transformer design. Once the core is selected, the number of turns of the primary winding can be calculated by the following equation:

Gate drive tranformer tasarımıGate drive transformatörünün fonksiyonu, ground referanslı gate drive sinyalini yüksek potansiyel farklarına uyum sağlayacak şekilde floating drive uygulamalarına aktarmaktır. Bütün transformatörler gibi, çok nadiren ihtiyaç olsa da voltaj scaling yapabilirler. Düşük güçlerde (low power) yüksek akım değerlerini power Mosfetin gate drive'ına sağlayabilirler. Gate drive transformatörü devre yapılandırmasına bağlı olarak PWM duty ratio'suna bağlı olarak değişken sinyal genişlikli yada sabit sinyal genişlikli olarak sürülebilirler. Tek uçlu (single ended) devrelerde gate dive transformatörü AC coupled'dır ve manyetize şndüktans değişken genlikli sinyaller görür. Half-bridge uygulamaları gibi çift sonlu (double ended) uygulamalarda gate drive transformatörünü sabit genlikli sinyaller ile sürmek gerekir. Tüm durumlarda, gate drive transformatörleri B-H plane'inin (süreç) hem 1. hemde 3. çeyreklerinde kullanılmaktadırlar.

Gate drive trasnformatör tasarımı power transformatöe tasarımlarına çok benzerler. Sargı oranı genellikle 1'dir ve sıcaklıga bağlı güç kayıpları genellikle göz ardı edilebilir ölçektedir. Böyece, trasnformatör satarımı core (çekirdek) tasarımı ile başlayabilir. Gate drive trasnformatörleri için tipik çekirdek tasarımı troidal, RM, P yada benzer çekirdeklerdir. Çekirdek malzemezi yüksek permeabilitiye sahip ferrit bir madde olmalıdır ki manyetize indüktans değeri maksimum dolayısıyla manyetize akımı da minimum (yada çok düşük) olabilsin. Tecrübeli tasarımcılar çekirdek büyüklüklerini deneyimlerine göre seçebilirler yada power trasformatörler tasırımlarında doldugu gibi ürün tahminleri doğrultusunda seçebilirler. Çekirdek seçildikden sonra pirimer sargı için gerekli sargı sayısı aşağıdaki gibi hesaplanabilir:

where VTR is the voltage across the primary winding, t is the duration of the pulse, ΔB is the peak-to-peak flux change during t, and Ae is the equivalent cross section of the selected core. The first task is to find the maximum volt-second product in the numerator. Figure 36 shows the normalized volt-second product for both single ended and double ended gate drive transformers as the function of the converter duty cycle.

burada VTR birincil sargı üzerindeki voltaj değeri, t sinyal süresi, ΔB iki peak arasında t süresinde flux değişimi, Ae trasformatör çekirdeğinin denk-kesitidir. Yapılacak ilk iş numaratörde maksimum volt-saniye çarpımını bulmaktır. Figür36 da single-ended vd double-ended gate drive trasnformatörleri için maksimum volt-saniye çarpımları konverter görev döngüsünün bir fonksiyonu olarak gösterilmektedir.

Figür36 Gate drive transformer volt-second product vs. duty ratio

For an AC coupled circuit, the worst case is at D=0.5 while direct coupling reaches the peak volt-second value at the maximum operating duty ratio. Interestingly, the AC coupling reduces the maximum steady state volt-second product by a factor of four because at large duty ratios the transformer voltage is proportionally reduced due to the voltage developing across the coupling capacitor.

It is much more difficult to figure out ΔB in the Np equation. The reason is flux walking during transient operation. When the input voltage or the load are changing rapidly, the duty ratio is adjusted accordingly by the PWM controller. Deducing exact quantitative result for the flux walk is rather difficult. It depends on the control loop response and the time constant of the coupling network when it is present. Generally, slower loop response and a faster time constant have a tendency to reduce flux walking. A three to one margin between saturation flux density and peak flux value under worst case steady state operation is desirable for most designs to cover transient operation.

AC coupled bir devre için, maksimim görev döngüsünde direct coupling peak voltaj-saniye değerine ulaşırken en kötü durum D=0.5 olmasıdır. İnginç olarak AC coupling steady state'de (sistemin olagan çalışması sırasında) maksimum volt-saniye çarpımını ¼ oranında düşürmektedir. Çünkü Geniş görev döngülerinde trasformer voltajı coupling kapasitöründeki voltaj değerine oaranla düşmektedir.

ΔB yi Np denkleminde bulmak oldukça zordur sebebi ise geçiş operasyonları srasındaki flux değişimidir (flux-walkin). İnput voltajı yada load'u hızlı bir çekide değişirken, görev döngüsü (duty ratio) PWM denetleyiciye göre ayarlanır. Tam nitelikli bir sonuç çıkarabilmek flux walking için oldukça zordur. Kontrol loop'unun tepkisine ve coupling networkünün zaman sabitine bağlıdır. Genel olarak yavaş loop tepkisi ve hızlı zaman sabiti fulux walking'i düşürme eğilimdedir. En kötü durumda steady state'te 1 e 3 oranında satürasyon flux yogunlugu ve peak flux degeri pek çok tasarımda geçiş operayonlarını tamamlayabilmek için zorunludur.

The next step is to arrange the windings in the available window area of the core. As mentioned before, the leakage inductance should be minimized to avoid time delay across the transformer, and the AC wire resistance must be kept under control. On toroidal cores, the windings should be wound bifilar or trifilar depending on the number of windings in the gate drive transformer. With pot cores, each winding should be kept in a single layer. The primary should be the closest to the center post, followed by the low side winding, if used, and the high side winding should be the farthest from the center post. This arrangement in pot cores provides an acceptable leakage inductance and the lowest AC winding resistance. Furthermore, natural shielding of the control (primary) winding against capacitive currents flowing between the floating components and power ground is provided by the low side winding which is usually connected to the power ground directly.

Sonraki adım ise çekirdeğin uygun pencere aralığında sargıları sarmaktır. Daha öncede hatırladıldığı üzere, trasformerdaki zaman gecikmesini en aza indirmek yada önlemek için lackage indüktansı minimize edilmelidir ve AC kablo rezistansı kontrol altında tutulmalıdır. Troidal çekirdeklerin kuıllanıldığı durumlarda, trasformatörün sargı sayısına bağlı olarak sargılar çft telli veya üç telli olarak sarılmalıdır. Pot çekirdeklerde her bir sargı tek bir kademede (single layer) yapılmalıdır. Pirimer merkez arkasına olabildiğince yakın tutullmalı ve düşük kenra sargı ile devam edilmeli, ve yüksek kenar sargı merkez arkasından olabildiğince uzakta olmalıdır. Pot çekirdeklerde bu tarz bir tasarım lackage indüktansını kabul edilebilir bir sınır altında tutarak düşük AC sargı rezistansını sağlar. Ayrıca floating bileşenler arasında akan kapasitif akımlara karşı düşük kenar sargının power grounda dogrudan bağlanması ile doğal bir shilding sağlanır.

Dual duty transformer coupled circuitsThere are high side switching applications where the low output impedance and short propagation delays of a high speed gate drive IC are essential. Figure 37 and Figure 38 show two fundamentally different solutions to provide power as well as control to regular low voltage gate drive ICs in a floating application using only one transformer.

Dual duty transformer coupled devrelerDüşük empedansın ve kısa propagation gecikmelerinin gerekli oldugu yüksek hızlı gate drive IC lerin kullanıldığı yüksek kenar switching uygulamaları bulunmaktadır. Figür37 ve figür38 de sadece 1 trasformatör kullanılarak devreye güç sağlayan ve düşük voltaj gate drive IC'sinikontrol eden temelde birbirinden çok farklı iki çözüm gösterilmektedir.

Figure 37. Power and control transmission with one transformer

The circuit of Figure 37 uses the switching frequency to carry the control signal and the power for the driver. The operation is rather simple. During the on-time of the main switch, the positive voltage on the secondary side of the transformer is peak rectified to generate the supply voltage for the gate drive IC. Since the power is generated from the gate drive pulses, the first few drive pulses must charge the bias capacitor. Therefore, it is desirable that the driver IC chosen for this application has an under voltage lock out feature to avoid operation with insufficient gate voltage. As it is shown in the circuit diagram, the DC restoration circuit (CC2 and DC2) must be used to generate a bias voltage for the driver which is independent of the operating duty ratio. DC2 also protects the input of the driver against the negative reset voltage of the transformer secondary winding. The transformer design for this circuit is basically identical to any other gate drive transformer design. The power level is just slightly increased by the power consumption of the driver IC, which is relatively small compared to the power loss associated by the total gate charge of the MOSFET. The transformer carries a high peak current but this current charges the bypass capacitor, not the input capacitance of

theMOSFET. All gate current is contained locally between the main transistor, driver IC and bypass capacitor.

Şekil 37'de gösterilen devre kontrol sinyalini taşımak ve güç için switching frekansını kullanmaktadır. Aslında işleyiş oldukça basittir. Ana switchin on-time'ı boyunca transformatörün sekonder tarafındaki pozitif voltaj rektife edilerek gate drive IC'si için voltaj sağlar. Güç gate drive pulse'larından üretildiği için ilk bir kaç pulse bias kapasitörünü şarj eder. Bundan dolayı, bu uygulama için seçilmiş olan IC'nin düşük voltaj korumasının olması elzemdir. Devre diyagramında gösterildiği üzere, DC restorasyon devresi (CC2 ve DC2), operasyon duty ratio'sundan bağımsız olan sürücüye bias voltajı yaratmak için kullanılmalıdır. DC2 aynı zamanda sürücünün inputlarını,trasnformatörün ikincil sargısının nagatif resel voltajından korumak için de kullanılır. Bu devre için trasnformatör tasarımı diger gate trasnformatörlerinin tasarımlarıyla temelde aynıdır. Güç seviyesi driver IC'sinin güç tüketimi nedeni ile hafifçe artmıştır ki bu Mosfet toplam gate yükünün güç kaybı ile karşılaştırıldığında oldukça düşük kalır. Trasnformatör yüksek peak akımı taşır ancak bu akım baypass kapasitörünü şarj eder, Mosfetin input kapasitörünü değil. Tüm gate akımı ana stansistör, sürücü IC'si, ve bypass kapasitörü arasında lokal olarak sahiplenilmekte (taşınmakta, bulundurulmaktadır.

Figure 38. Bir transformatörlü güç ve kontrol transmisyonu.

Another similar solution to transfer power and control signal with the same transformer is shown in Figure 38. The difference between the two circuits in Figures 37 and 38 is the operating frequency of the transformer. This implementation utilizes a dedicated chip pair. The high frequency carrier signal (fCARRIER>>fDRV) is used to power transfer, while amplitude modulation transmits the control command. The basic blocks of the gate drive schematic in Figure 38 can be integrated into two integrated circuits allowing efficient utilization of circuit board area. Because of the high frequency operation, the transformer size can be reduced compared to traditional gate drive transformers. Another benefit of this solution is that the bias voltage of the floating driver can be established independently of the gate drive commands, thus the driver can react without the start- p delay discussed in the previous solution.

Aynı transformatör ile güç ve kontrol sinyalini trasnfer eden başka bir çözüm şekil 38 de gösterilmiştir. Şekil 37 de gösterilen ve 38 de gösterilen devreler arasındaki fark, trasformatörlerin çalışma frekanslarıdır. Bu uyarlama , dedike edilmiş (adanmış) çip çiftleri kullanır . Yüksek frekans taşıyıcı sinyal (fCARRIER>>fDRV) güç transfer etmek için kullanılırken genlik modülasyonu kontrol sinyallerini taşımak için kullanılır. Figür38 deki temel blok devre kartını verimli kullanmak için iki entgre devre kullanılarak tasarlanabilir. Yüksek frekans operayonları nedeniyle, transformatör boyutu genel gate drive transformatörleri ile karşılaştırıldığında daha küçük olabilir. Bu çözümün bir başka avantajı ise dalgalanan (floating) sürücünün bias voltajı gate drive komutlarından bağımsız olarak sağlanabilir ve böylece sürücü daha önceki bölümlerde bahsedilen p-gecikmesi olmadan cevap verir. /////////////

Double ended transformer coupled gate drivesIn high power half-bridge and full-bridge converters, the need arises to drive two or more MOSFETs usually controlled by a push-pull or also called double-ended PWM controller. A simplified schematic of such gate drive circuit is illustrated in Figure 39.

In these applications a dual polarity symmetrical gate drive voltage is readily available. In the first clock cycle, OUTA is on, forcing a positive voltage across the primary winding of the gate drive transformer. In the next clock cycle, OUTB is on for the same amount of time (steady state operation) providing an opposite polarity voltage across the magnetizing inductance. Averaging the voltage across the primary for any two consecutive switching period results zero volts.

Double ended transformer coupled gate drivesYüksek güc (high power) haf-bridge ve full-bridge çeviricilerde (converters) double-ended PWM denetleyici olarak adlandırılan push-pull'lar ile kontrol edilen 2 yada daha fazla Mosfet'e ihtiyaç doğar. Bu şekilde bir devrenin basit bir şemetiği şekil 39 da gösterilmiştir.

Bu çeşit uygulamalarda dula polarite simetrik gate drive voltajı kullanıma hazırdır. İlk saat döngüsünde (clock cycle) OUTA on durumundadır, ve gate drive trasnformatörün birincil sargısı üzerinden pozitif bir voltaj zorlar. Sonraki saat döngüsünde OUTB on durumndadır ve aynı süre zaman için manyetize indüktans üzerinde ters polariteli voltaj sağlar. Bu nedenle peşpeşe iki zaman döngüsü için avaraj voltaj '0' dır.

Figure 39. Push-pull type half-bridge gate drive

Therefore, AC coupling is not needed in pushpull type gate drive circuits.

Designers are often worried about any small amount of asymmetry that could be caused by component tolerances and offsets in the controller. These small deviations are easily compensated by the output impedance of the driver or by a small resistor in series with the primary winding of the transformer. The uneven duty cycle will cause a small DC current in the transformer which generates a balancing voltage across the equivalent resistance of the drive circuit. Assuming two different duty ratios, DA and DB for the PWM outputs, the DC current level of the magnetizing inductance is defined as:

Bu nedenle, push-pull tarzı gate drive devrelerde AC coupling'e ihtiyaç yoktur.

Tasarımcılar genellikle genellikle denetleyicilerdeki offsetlerden ve kullanılan devre bileşenlerinden kaynaklı oluşabileke küçük miktardaki asimetri sorunları hakkında fazlasıyla endişelenmektedirler. Bu küçük sapmalar output empedansı yada transformatörün primer sargısına seri bağlanacak küçük bir direnç ile kolayca kompanse edilebilir. Eş olmayan görev döngüleri (uneven duty cycle) transformatörde küçük bir DC akımına neden olarak sürücü devresinin eş-direnci üzerinde denge voltajı oluşturur. İki farklı duty ratio oldugunu kabul ederek, PWM outputları için DA ve DB, manyetize ündüktansın akım seviyesi aşağıdaki gibi tanımlanabilir.

To demonstrate the triviality of this problem, let’s assume that DA=0.33, DB=0.31 (6% relative duty ratio difference!), VDRV=12V, and REQV=5Ω which is the sum of one low side and one high side driver output impedance. The resulting DC current is 24mA and the excess power dissipation is only 3mW.

The design of the gate drive transformer follows the same rules and procedures as already described in this chapter. The maximum voltsecond product is defined by VDRV and the switching period, because push-pull circuits are usually not duty ratio limited.

Appropriate margin (~3:1) between worst case peak flux density and saturation flux density must be provided. A unique application of the push-pull type gate drive circuits is given in Figure 40 to control four power transistors in a phase shift modulated full bridge converter.

Bu sorunun basitligini sizlere anlatmak için aşağıdaki değerlere sahip olduğumuzu fazr edelim: DA=0.33, DB=0.31 (dudty ratiolarda %6 'lık bir fark), VDRV=12V, REQV=5Ω ki bu değer bir düşük kenar ve bir yüksek kenar sürücü output empedansının toplamıdır. Oluşan DC akımı 24 mA'dir ve power kaybı (dissipation) sadece 3mW'dır.

Gate drive transformatörünün tasarımında bu bölümde anhsedilmiş olan aynı kural ve prosedürler geçerlidir. Pull-push devreleri genellikle dudy-ratio ile limitli olmadıkları için maksimum volt-saniye çarpımı switching peryotu ve VDRV ile tanımlanır.

En kötü peak flux yogunlugu ve saturation (doygunluk) flux yogunlugu arasında yeterli marjin (~3:1) sağlanmalıdır. Push-pull tarszı gate drive uygulaması şekil 40 'da gösterilmektedir. Devre faz-kaymalı (phase-shift) module full-bridge konvertırda dört adet power transistörünü kontrol etmektedir

Figure 40. Push-pull type half-bridge gate drive

Due to the phase shift modulation technique, this power stage uses four approximately 50% duty cycle gate drive signals. The two MOSFETs in each leg requires a complementary drive waveform which can be generated by the two output windings of the same gate drive transformer. Although, steady state duty ratio are always 0.5, changing the phase relationship between the two complementary pulse trains necessitates to have an asymmetry in the duty cycles. Therefore, during transient operation the PWM outputs are not producing the normal 50% duty cycle signals for the gate drive transformers. Accordingly, a safety margin must be built in the transformer to cover uneven duty ratios during transients.

Another interesting fact to point out is that local turn-off circuits can be easily incorporated and are very often needed on the secondary side of the transformer. The gate drive transformer, more precisely the leakage inductance of the transformer exhibits a relatively high impedance for fast changing signals. The turn-off speed and dv/dt immunity of the power circuit can be severely impacted if the driver’s pull down capability is not optimized for high speed switching applications.

Faz kayması (phase shift) modulasyon teknigi nedeniyle power katmanı dört adet yaklaşık %50 duty-cycle gate drive sinyali kullanır. Her bacaktaki iki Mosfet birbirini tamamlayan sürücü dalga formu (waveform) gerektirir ki bunlar aynı gate drive transformatörünün output sargıları ile sağlanabilir. Steady-state (olagan çalışma) duty-ratio'su 0.5 oldugu halde, birbirini tamamlayan iki pulse katarı (treni) arasındaki faz ilişkisini değiştirmek görev döngülerinde (duty-cycle) asimetriye neden olur. Bu sebeple gate drive transformatörü için, operasyon geçişleri sırasında PWM outputları normal %50'lik görev sinyallerini üretmez. Bundan dolayı, güvenlik marjinleri transformatöre dahil edilerek geçişler sırasında eş olmayan (uneven) duty-ratio'lar cover edilebilsin.

Diğer bir ilğiç nokta ise, lokal turn-off devresi transformatörün sekonder kısmı ile kolayca birlikte çalışabilir ve buna ihtiyaç duyulur. Gate drive transformatörünün leakage (sızıntı) indüktansı değişen sinyaller için yüksek empedans gösterir. Eğer sürücünün pull-down yetenegi yüksek hızlı uygulamalar için optimize edilmemiş ise güç devresinin turn-off hızı ve dv/dt bağışıklıgı (immunity) bundan şiddetti-ciddi biçimde etkilenir.

FINAL COMMENTS, SUMMARYLike all books, this article should be read from the beginning to the end to get the whole story. Every consideration described earlier regarding switching speeds, dv/dt immunity, bypassing rules etc. are equally applicable for all circuits including transformer coupled gate drives. As the topics build upon each other, only the unique and new properties of the particular circuit have been highlighted. This paper demonstrated asystematic approach to design high performance gate drive circuits for high speed switching applications. The procedure can be summarized by the following step-by-step checklist:

SON YORUMLAR ve ÖZET Hikayenin tümünü anlamak için, diğer tüm kitaplar gibi, bu kitap da okunmaya en başından başlanmalı. Bundan önce tanımlanmış, anlatılmış bilgiler switching hızı, dv/dt bağışıklıgı, bypasslama kuralları, transformer coupled gate drivelar da dahil olmak üzere hepsi uygulanabilir bilgilerdir. Sadece diğerinin üzerine eklenen tek ve yeni özellikler highlight edilmiştir. Bu metin, yüksek hızlı switching uygulamaları yüksek performanslı gate drive

devrelerinin tasarımına asimetrik bir yaklaşım geritmek üzere yazılmışıtr. Tüm prosegür aşağıdaki kontrol listesini adım-adım takip ederek özetlenebilir.

• The gate drive design process begins AFTER the power stage is designed and the power components are selected.• Collect all relevant operating parameters. Specifically the voltage and current stresses of the power MOSFET based on the application requirements, operating junction temperature, dv/dt and di/dt limits related to external circuits around the power MOSFET which are often determined by the different snubber or resonant circuitry in the power stage.• Estimate all device parameters which describe the parasitic component values of the power semiconductor in the actual application circuit. Data sheet values are often listed for unrealistic test conditions at room temperature and they must be corrected accordingly. These parameters include the device capacitance, total gate charge, RDS(on), threshold voltage, Miller plateau voltage, internal gate mesh resistance, etc.

• Gate drive, power katmanı tasarlandıktan ve power bileşenleri seçildikten sonra tasarlanmaya başlanır.

• İlgili tüm çalışma parametrelerini bul ve toparla. Özellikle power Mosfetin voltaj ve akım stres parametrelerini uygulamanın ihtiyaçları, mosfet yakınlarındaki harici devrelerin çalışma junction sıcaklıgı, dv/dt sınırları göz önünde bulundurulmalıdır. ki bunlar genelde power evresinde söndürücü (snubber) resonantrır.

• Gerçek uygylama devresinde, parazitik etkilere neden olabilecek tüm bileşenlerin parametrelerini incele. Datasheetlerde verilen degerler genellikle gerçekci olmayan test koşullanında geçerlidir. Değerler buna göre normalize edilmelidir. Test parametreleri device kapasitansını, toplam gate yükünü RDS(on), eşik voltajını, Miller platosu voltajını, dahili gate mesh direnvi vb. parametreleri içermektedir.

• Prioritize the requirements: performance, printed circuit board size, cost target, etc. Then choose the appropriate gate drive circuit to match the power stage topology. • Establish the bias voltage level which will be used to power the gate drive circuit and check for sufficient voltage to minimize the RDS(on of the MOSFET. • Select a driver IC, gate-to-source resistor value, and the series gate resistance RGATE according to the targeted power-up dv/dt, and desired turn-on and turn-off switching speeds.• Design (or select) the gate drive transformer if needed. • Calculate the coupling capacitor values in case of AC coupling.• Check start-up and transient operating conditions, especially in AC coupled gate drive circuits.

• Önceliklei sırala, performans, baskıdevre boyutu, hedeflenen maliyet, vs. Sonrasında power evresine uygun gate drive devresini seç.

• Gate drive devresine güç verecek bias voltaj seviyesini belirle ve Mosfet'in RDS(on) değerini minimize edecek voltajı kontrol et.

• IC sürücüsünü, gate-tosource direnci degerini, gate rezistans RGATE degerini hedeflenen power-up ve dv/dt ye göre seç, ihtiyaç duyulan turn-on ve turn-off switching hızlarını belirle.

• Eğer ihtiyaç duyuluyorsa gate drive transformatörünü seç yada tasarla.• AC coupling durumunda coupling kapasitör değerini hesapla.• Başlanğıç ve geçiş evreleri çalışma koşullarını kontrol et. Özellikle AC coupled gate

drive devrelerinde.

• Evaluate the dv/dt and di/dt capabilities of the driver and compare it to the values determined by the power stage.• Add one of the turn-off circuits if needed, and calculate its component values to meet dv/dt and di/dt requirements.• Check the power dissipation of all components in the driver circuitry.• Calculate the bypass capacitor values.• Optimize the printed circuit board LAYOUT to minimize parasitic inductance.• Always check the gate drive waveform on the final printed circuit board for excessive ringing at the gate-source terminals and at the output of the driver IC.• Add protection or tune the resonant circuits by changing the gate drive resistor as needed. In a reliable design, these steps should be evaluated for worst case conditions as elevated temperatures, transient voltage and current stresses can significantly change the operation of the driver, consequently the switching performance of the power MOSFET. Of course, there are many more gate drive implementations which are not discussed in this paper. Hopefully, the principles and methods presented here can help the reader’s understanding and analyzing of other solutions. For those who are looking for quick answers in the rather complex field of high speed gate drive design, Appendix A through E offer typical, numerical examples of the different calculations. Appendix F provides a complete, step-by-ste gate drive design example for an active clamp forward converter with a ground referenced and a floating gate drive circuits.

• Sürücünün dv/dt ve di/dt değerlerini değerlendir power katmanı tarafından belirlenen değerlerle karşılaştır.

• İhtiyaç duyuluyorsa birtane turn-off devresi ekle ve bileşenlerini kontrol ederek ihtiyaç duyulan dv/dt ve di/dt değerlerini karşılayıp karşılamadığına bak.

• Sürücü devresindeki tüm bileşenlerin güç tüketimini kontrol et.• Bypass kapasitörü değerini hesapla• Pazitik indüktansı minimize etmek için baskıdevre tasarımını optimize et.• Basılmış baskıdevredenin gate-to-source terminallerinde ve IC'nin output

terminallerinde herzaman gate drive dalga formunu (wavefrom) ve limitlerin geçilme durumunu kontrol et.

• İhtiyaç duyuluyorsa, gate drive direncini değiştirerek resonant devreye koruma ekle yada tune (ince ayar) et. Uygun bir tasarımda bu adımlar en kotü çalışma şartları için (sıcaklık, geçiş voltaj ve akım stresleri, vs vs) kontrol edilir. Elbette bu yadızda bahsedilmeyen daha pek çok gate-drive uyarlamaları bulunmaktadır. Umarımki bu yazıda bahsedilen bilgiler, okuyucunun diğer çözümleri de anlamasına ve analiz edebeilmesine yardımcı olacaktır. Yüksek hızlı gate drive tasarımlarının kompleks alanlarında basit ve hızlı çözümlere ulaşmak isteyen okuyucular Ek A dan Ek F ye kadarki bölümlerde nümerik hesaplamalar ve farklı hesaplar bulabilirler. Ek F'de ground refaranslı ve dalgalanan (floating) gate drive devreleriyli aktif kenetli forward konvertırlar için komple adım-adım gate drive tasarım örnekleri bulunmaktadır.

Laszlo Balogh