Arhitektura osobnih računala2008./09.
1. Povijest razvoja
• Von Neumannov model
• Procesor
• Intel 8086, 80286
• Zaštićeni mod i virtualna memorija
• 80386, straničenje, CISC instrukcije, cjevovod
• 80486(i486), predmemorija
• Pentium I
• MMX instrukcije
• Pentium Pro, izvođenje izvan reda
• Pentium II, III
• SSE skup instrukcija, Pentium IV
Von Neumannov model
Modeli procesora Intel
0,09 µ - 0,18 µ42,000,00060,000,000125,000,000
140036003730
2000.2004.2008.
Pentium IV
0,13 - 0,28 µ5,500,0007,500,000
28,000,000
150-200 MHz233-450 MHz
450-1200 MHz
1995.1997.1999.
Pentium Pro, II, III
0,35 - 0,8 µ3,100,0004,500,000
60-200 MHz166-300 MHz
1993.1997.
Pentium, Pentium MMX
0,8 - 1 µ1,200,00025-100 MHz1989.80486
1 µ275,00016-33 MHz1985.80386
1,5 µ134,0006-12.5 MHz1982.80286
3 µ29,0004.77-8 MHz1979.8086
tehnologijabroj
tranzistorataktgodinageneracija
Intel 8086
Intel 8086
Intel 8086mov ax, 5
mov bx, 6
add ax, bx
• nepostojanje međuspremnika podataka
• ciklusi čekanja procesora na čitanje iz mnogo sporije memorije
• segmentni pristup memoriji:
16 segmenata veličine 64 kB
Adresa = adresa_segmenta x 16 + pomak
• Računanje adresa obavlja ALU
Intel 80286
Intel 80286
• Zaštićeni mod i virtualna memorijaManipulacijom tablicama deskriptorima i segmentimamoguće je kreirati mnogo veći memorijski prostor odstvarnog – virtualna memorija
Intel 80386
• 32-bitni procesor • virtualni realni mod za izvođenje real mode aplikacija
• instrukcijski međuspremnik duljine 16 oktetaKod nailaska na instrukcije grananja, međuspremnik se briše, a nove instrukcije se dohvaćaju s adrese skoka
•
• matematički procesor 80387zasebni procesor zadužen je za izvođenje matematičkih operacija s realnim brojevima
• adresa segmenta unutar deskriptor tablice proširenaje na 32 bita, polje veličine segmenta prošireno je na20 bita, a pomak je veličine 32 bita.
Intel 80386
• Straničenje (paging)• Cjelokupni memorijski prostor podijeljen je u stranice• Operativni sustav održava listu slobodnih stranica i
dodjeljuje ih procesima koji održavaju tablicu stranica• Dijelovi memorije koji trenutno nisu u upotrebi mogu se privremeno spremiti na sekundarnu memoriju, a oslobođeni prostor dati na korištenje drugim procesima
Intel 80386
Intel 80386
• Složene CISC instrukcije dekodiraju se jako dugo, ponekad usporedivo s vremenom izvođenja
• Uvođenjem elemenata RISC arhitekture (mikrokodinstrukcije) eliminiraju se ciklusi čekanja zbogdugog i složenog dekodiranja
Intel i486
• Uvođenje brze predmemorije za dohvat instrukcija i podataka iz memorije
• Uvođenjem brze sklopovske realizacije najčešćihmikroinstrukcija znatno ih se ubrzava
Intel i486
• Cjevovod izvođenje CISC instrukcije dijeli u pet faza koje traju jedan takt, kvaziparalelnim izvođenjem i
kompletna CISC instrukcija može trajati samo jedantakt
Intel i486
• Mane cjevovoda:• Sinkronizacija
LOAD reg1, mem
ADD dest, reg1, reg2
LOAD instrukcija je spora, ne dohvaća podatak na vrijeme za ADD instrukciju. Ova situacija rješava se ubacivanjem praznih instrukcija(nop) koje zauzmu dovoljan(!) broj taktova dok se podaci ne učitaju iz
memorije.
• Instrukcije skokaNakon jmp instrukcije nužno je dodati 4 nop instrukcije jer tek tadajmp instrukcija u IP upisuje valjanu adresu skoka.
• Ovisnost podataka u registrimaADD reg1, reg2, reg7 // reg1 = reg2 + reg7AND reg6, reg1, reg3 // reg6 = reg1 + reg3
Intel i486
• Predmemorija:• Ogromna razlike brzine procesora i memorije
• Ogromna cijena RAM memorija velikih brzina
• Predmemorija (cache) mala količina skupe i brze memorije postavljena između procesora i spore
glavne memorije
Ukoliko se inteligantnim predviđanjem instrukcije i podaci koje procesor zatraži prije toga kopiraju u brzu predmemoriju sporost glavne memorije imat će znatno manji utjecaj.Ispravno predviđanje – cache hitPogrešno predviđanje – cache miss zahtijeva dohvaćanje traženih podataka iz glavne memorije i spremanje u cache: jako spor proces.
Intel i486
• Izravna predmemorija
Intel i486
• Asocijativna predmemorija
Intel i486
• Skupno asocijativna predmemorija•Priručna memorija podijeljena je u niz skupova, a svaki skupsadrži određeni broj linija.
•Blok iz glavne memorije kopira se u bilo koju od linija skupadvostrana (2 way) priručna memorija ima dvije linije po skupu,dakle blok se može nalaziti u bilo kojoj od dvije linije skupa.
Pentium I
• superskalarnostdva cjevovoda (U i V za jednostavne instrukcije)
• dvije instrukcije po taktu
• 64 bitna podatkovna sabirnica
• ubrzana jednica za računanje s realnim brojevima
• odvojena predmemorija za podatke(8 kB) i instrukcije(8 kB)
Pentium I
Pentium I
MMXMultimedijalne aplikacije zahtijevaju dosta čestu identičnuopearaciju nad većim blokom podataka: SIMD (Single Instruction Multiple Data)
MMX (Multimedia Extensions):•dodatnih osam 64 bitnih registara (MM0 - 7)•četiri nova tipa podataka (packed) •57 MMX cjelobrojnih instrukcija
Pentium Pro• Usporedba Pentium – Pentium Pro
Pentium Pro
• Izvođenje izvan reda• Izvođenje po redu:
Ukoliko operandi još nisu dohvaćeni iz memorije, procesorčeka dok se ne dohvate, i zatim izvršava instrukciju.
• Kod izvođenja bez reda• instrukcije čekaju u instrukcijskom redu (rezervacijska
jedinica) dok operandi nisu dohvaćeni iz memorije. • nakon što se ispune uvjeti, instrukcija prelazi u izvršavanje u • određenom cjevovodu, bez obzira da li u redu ispred nje postoje
instrukcije, ali se rezultat zadržava i ne upisuje u odredišniregistar.
• Sklop za izmjenu redoslijeda prati do 40 instrukcija, arezervacijska jedinica prati do 20 instrukcija i iz tog skupaodabire instrukciju koja će se sljedeća izvesti.
Pentium Pro• Cjevovod duljine 12 faza
• Prve tri faze i polovina četvrte faze služe jedinici grananjai dohvatu sljedeće instrukcije
• Ostatak četvrte, peta i šesta faza obavljaju dekodiranje i prevođenje u mikrokod instrukcije
• Sedma faza je preimenovanje registara i upis instrukcija u jedinicu za izmjenu instrukcija
• Osma faza je upis instrukcije u rezervacijsku jedinicu
• Deveta faza je prijenos instrukcije u izvršnu jedinicu
• Deseta faza obuhvaća izvršavanje instrukcije, koje traje jednuili više taktova
• Zadnje dvije faze su upis rezultata u jedinicu za izmjenu redoslijeda, i konačan završetak izvođenja upisom u stvarni registar
Pentium Pro• Pentium II:
L2 predmemorija radi na polovici takta procesora, što je dostajeftinije rješenje u odnosu na Pentium Pro.
Pentium III
Pentium IIISSE
Streaming SIMD Extensions sastoji se od 70 novih instrukcija, kao zamjena za MMX koji je imao dvije ozbiljne mane: koristioje registre jedinice za rad s pomičnim zarezom, te je paralelanrad s njom bio nemoguć, a radio je isključivo za rad s cjelobrojnim vrijednostima.SSE je dodao 8 novih 128-bitnih registara (XMM0 - XMM7), a kasnije još osam (XMM0-XMM15).
Pentium IV
Pentium IV
• Višenitnost procesa operativnog sustava i korisničkih aplikacija• Proces se sastoji od niza linija izvršavanja (thread) koje se izvode “paralelno”.
• SMP i Superthreaded CPU
Pentium IV• SSE instrukcije proširuje se novim instrukcijama (SSE2 i SSE3). • Celeron i Xeon, Pentium D i Pentium Extreme Edition s dvije jezgre.• Execution Trace Cache s 512 zapisa sadrži dekodirane mikro-instrukcije• Faza dekodiranja izbačena iz koraka izvođenja instrukcije. • Retirement sklop obrađuje tri mikroinstrukcije po taktu, te šalje
informacije sklopu za predviđanje grananja• L2 predmemorija sadrži instrukcije i podatke koji nisu stali u L1.• Rapid Execution Engine: jednostavna i brze aritmetičko-logička jedinica
na dvostrukom taktu• Preimenovanje registara radi s 128 zamjenskih registara u odnosu na 8
originalnih registara
