Hochfrequenz-Modellierung des MOS-Transistors · International Symposium on Circuits and Systems...

Elmar Gondro

Hochfrequenz-Modellierung desMOS-Transistors

0,1

0,2

0,3

0,4

0,6 0

,7 0,8 0,9

1,2

1,4

1,6

1,8

0,1

0,2

0,4

0,6

0,7

0,8

0,9

1,2

1,4

1,6

1,8 50

0,3

0,5

1

2

3

4

56

10

20

0,5 1 2 3 4 5

10

Universitat der Bundeswehr Munchen

Fakultat fur Elektrotechnik und Informationstechnik

Hochfrequenz-Modellierung des MOS-Transistors

Dipl.-Phys. (Univ.) Elmar Gondro

Vorsitzender des Promotionsausschusses: Prof. Dr.-Ing. H. Baumgartner1. Berichterstatter: Prof. Dr.-Ing. K. Hoffmann2. Berichterstatter: Prof. Dr. rer. nat. I. Eisele

Tag der Prufung: 18. Februar 2003

Mit der Promotion erlangter akademischer Grad:

Doktor-Ingenieur(Dr.-Ing.)

Neubiberg, den 17. Juni 2002

www http://www.Gondro.net/email [email protected]

http://www.UniBw-Muenchen.de/

http://www.UniBw-Muenchen.de/campus/ET/

http://www.Gondro.net/

mailto:[email protected]

Fur Maren und Svenja

Danksagung

Die vorliegende Arbeit entstand wahrend meiner Tatigkeit als wissenschaft-licher Mitarbeiter von Marz 1998 bis Juni 2001 am Institut fur Elektronikder Universitat der Bundeswehr Munchen. An dieser Stelle danke ich allen,die zum Entstehen dieser Arbeit beigetragen haben.

Hervorheben mochte ich vor allem Herrn Prof.Dr.-Ing. Kurt Hoffmann, derjederzeit zu aufschlußreichen Diskussionen bereit war und durch seinen an-steckenden Tatendrang sehr zum Gelingen dieser Arbeit beitrug.

Sehr herzlich mochte ich mich bei Herrn Dr. rer. nat. Oskar Kowarik bedan-ken. Als besonders angenehm erwies sich der fließende Ubergang zwischenfachlichen Diskussionen und freundschaftlichen Gesprachen.

Dank gebuhrt auch Herrn Dr.-Ing. habil. Rainer Kraus, Herrn Dr.-Ing. Ro-land Pfeiffer und Herrn Dr.-Ing. habil. Lutz Gohler fur die uberaus wertvol-len Hinweise und Erlauterungen, die sie mir zuteil werden ließen und die dasVerstandnis der Halbleiterphysik erheblich erleichterten.

Zu Dank verpflichtet bin ich ebenfalls allen weiteren Mitgliedern des Insti-tuts, die immer fur ein sehr angenehmes Arbeitsklima sorgten und die mirjederzeit durch fachliche Diskussionen und vielfaltige Unterstutzung hilfreichzur Seite standen. Stellvertretend erwahnt seien hier Herr Dr.-Ing. Christi-an Kreuzer, Dr.-Ing. Franz Schuler und Herr Waldemar Barth.

Ferner schulde ich Dank den Herrn Dr.-Ing. Axel Schmidt und Dr.-Ing. Chri-stian Kuhn fur ihr fachkundiges Lektorat.

Bedanken mochte ich mich ferner bei Mitarbeitern der Firma Infineon

Technologies AG, namentlich bei Herrn Prof. (FH)Dr.-Ing. Peter Kleinund Dr.-Ing. Bernd Lemaıtre.

Meinen Eltern, Maren und Svenja, sowie allen anderen, die mir den Ruckenfreigehalten haben, gebuhrt — last but not least — besonderer Dank.

Munchen, im Juni 2002

I

Publikationen

Wahrend meiner Lehrstuhltatigkeit entstanden folgende Veroffentlichungen(in chronologischer Abfolge):

• Elmar Gondro.Auswirkungen von LDD-Strukturen auf die elektrischen Eigenschaftenvon MOS-Transistoren. Diplomarbeit, Technische Universitat Mun-chen, November 1997.

• Elmar Gondro.An improved bias dependent series resistance description for MOS mod-els. http://www.eigroup.org/cmc/minutes/m051598.htm, CompactModel Council meeting, Santa Clara, Kalifornien, USA, Mai 1998.

• Elmar Gondro, Franz Schuler und Peter Klein.A Physics Based Resistance Model of the Overlap Regions in LDD-MOSFETs. In Simulation of Semiconductor Processes and Devices(SISPAD98), Seiten 267–270, Leuven, Belgien, September 1998. Sprin-ger-Verlag Wien.

• Elmar Gondro, Peter Klein, Franz Schuler und Oskar Kowarik.A Non-Linear Description of the Bias Dependent Parasitic Resistancesof Quarter Micron MOSFETs. In IEEE International Conference onSemiconductor Electronics (ICSE 98), Seiten 97–99, Bangi, Malaysia,November 1998.

• Elmar Gondro, Peter Klein und Franz Schuler.An Analytical Source-and-Drain Series Resistance Model of QuarterMicron MOSFETs and its Influence on Circuit Simulation. In IEEEInternational Symposium on Circuits and Systems (ISCAS 99), Band 6,Seiten 206–209, Orlando, Florida, USA, Mai/Juni 1999.

• Elmar Gondro, Franz Schuler, Oskar Kowarik und Christian Kuhn.Physics Based Fatigue Compact Model for Ferroelectric Capacitors. InIEEE International Symposium on the Applications of Ferroelectrics(ISAF 2000), Honolulu, Hawaii, USA, August 2000.

III

http://www.Gondro.net/download/Diplomarbeit.pdf


http://www.eigroup.org/cmc/minutes/m051598.htm



http://www.Gondro.net/download/SISPAD_1998.pdf


http://www.Gondro.net/download/ICSE_1998.pdf


http://www.Gondro.net/download/ISCAS_1999.pdf


http://www.Gondro.net/download/ISAF_2000.pdf

IV

• Christian Kuhn, Heinz Honigschmid, Oskar Kowarik, Elmar Gondround Kurt Hoffmann.A Dynamic Ferroelectric Capacitance Model for Circuit Simulators. InIEEE International Symposium on the Applications of Ferroelectrics(ISAF 2000), Honolulu, Hawaii, USA, August 2000.

• Elmar Gondro, Oskar Kowarik, Gerhard Knoblinger und Peter Klein.When do we need Non-Quasistatic CMOS RF-Models? In IEEE Cus-tom Integrated Circuit Conference (CICC2001), Seiten 377–380, SanDiego, Kalifornien, USA, Mai 2001.

• Elmar Gondro, Oskar Kowarik, Axel Schmidt, Rainer Kraus und KurtHoffmann.Influence of the Inner Miller-Effect on the Input Capacitance of CMOSTransistors Eingereicht zur Publikation.

http://www.Gondro.net/download/ISAF_2000_Kuehn.pdf

http://www.Gondro.net/download/CICC_2001.pdf

Inhaltsverzeichnis

Danksagung I

Publikationen III

Liste der verwendeten Formelzeichen IX

Physikalische Konstanten und Materialwerte . . . . . . . . . . . . IX

Physikalische Großen . . . . . . . . . . . . . . . . . . . . . . . . . . IX

1 Einleitung 1

2 Grundlagen 5

2.1 Theorie . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5

2.1.1 Grundgleichungen . . . . . . . . . . . . . . . . . . . . 5

2.1.2 Nomenklatur . . . . . . . . . . . . . . . . . . . . . . . 8

2.1.3 Admittanzen . . . . . . . . . . . . . . . . . . . . . . . 13

2.1.4 Dominante Widerstandskomponenten . . . . . . . . . 18

2.1.5 Kleinsignalersatzschaltbild . . . . . . . . . . . . . . . . 19

2.2 Kompaktmodelle fur den Schaltungssimulator . . . . . . . . . 20

2.2.1 Modellkonzeptionen . . . . . . . . . . . . . . . . . . . 21

2.2.2 Philips-Modell . . . . . . . . . . . . . . . . . . . . . . 22

2.2.3 Berkeley-Modell . . . . . . . . . . . . . . . . . . . . . 23

2.3 Notwendigkeit eines verbesserten Kleinsignalmodells . . . . . 25

3 Bauelementesimulationen 27

3.1 Vertiefende Betrachtungen . . . . . . . . . . . . . . . . . . . . 27

3.1.1 Technologiesimulation . . . . . . . . . . . . . . . . . . 27

3.1.2 Simulationsgitter . . . . . . . . . . . . . . . . . . . . . 28

V

VI Inhaltsverzeichnis

3.1.3 Parametergewinnung fur den Bauelementesimulator . 29

3.1.4 Gleichstromsimulation . . . . . . . . . . . . . . . . . . 33

3.2 Kleinsignalsimulation . . . . . . . . . . . . . . . . . . . . . . . 38

3.2.1 Methodik . . . . . . . . . . . . . . . . . . . . . . . . . 38

3.2.2 Transitfrequenz . . . . . . . . . . . . . . . . . . . . . . 38

3.2.3 Eingangswiderstand . . . . . . . . . . . . . . . . . . . 39

3.3 Transiente Simulation . . . . . . . . . . . . . . . . . . . . . . 43

3.3.1 Methodik . . . . . . . . . . . . . . . . . . . . . . . . . 43

3.3.2 Stromverhalten . . . . . . . . . . . . . . . . . . . . . . 44

3.3.3 Verhalten der Inversionsschicht . . . . . . . . . . . . . 51

3.4 Vergleich der Analysearten . . . . . . . . . . . . . . . . . . . 54

4 Nichtquasistatisches Kleinsignalmodell 57

4.1 Beschreibung der Widerstande . . . . . . . . . . . . . . . . . 57

4.1.1 Gatewiderstand . . . . . . . . . . . . . . . . . . . . . . 57

4.1.2 Kanalwiderstand . . . . . . . . . . . . . . . . . . . . . 64

4.1.3 Fazit . . . . . . . . . . . . . . . . . . . . . . . . . . . . 76

4.1.4 Source- und Drainwiderstande . . . . . . . . . . . . . 80

4.1.5 Parameterextraktion . . . . . . . . . . . . . . . . . . . 88

4.2 Beschreibung der Kapazitaten . . . . . . . . . . . . . . . . . . 94

4.2.1 Uberlappkapazitaten . . . . . . . . . . . . . . . . . . . 94

4.2.2 Innerer Miller-Effekt . . . . . . . . . . . . . . . . . . . 95

4.3 Implementierung in den Schaltungssimulator . . . . . . . . . 105

4.3.1 Kapazitats- vs. Ladungsbeschreibung . . . . . . . . . . 105

4.3.2 Implementierung von BSIM3v3.1 in SABERTM . . . . . 106

4.3.3 Subcircuit-Implementierung . . . . . . . . . . . . . . . 107

4.4 Unterschiede zu bisherigen Modellen . . . . . . . . . . . . . . 108

5 Messungen 109

5.1 Teststrukturen . . . . . . . . . . . . . . . . . . . . . . . . . . 109

5.2 Meßextraktion . . . . . . . . . . . . . . . . . . . . . . . . . . 113

5.3 Streuparameter . . . . . . . . . . . . . . . . . . . . . . . . . . 114

5.4 Admittanzparameter . . . . . . . . . . . . . . . . . . . . . . . 114

5.5 Transitfrequenz . . . . . . . . . . . . . . . . . . . . . . . . . . 119

5.6 Eingangswiderstand . . . . . . . . . . . . . . . . . . . . . . . 119

Inhaltsverzeichnis VII

5.7 Ausgangswiderstand . . . . . . . . . . . . . . . . . . . . . . . 122

5.8 Drain-Source-Widerstand . . . . . . . . . . . . . . . . . . . . 123

5.9 Kennlinienverhalten . . . . . . . . . . . . . . . . . . . . . . . 124

5.10 Gatesteilheit und Verstarkung . . . . . . . . . . . . . . . . . . 127

5.11 Oszillatormessungen . . . . . . . . . . . . . . . . . . . . . . . 129

6 Grenzen der quasistatischen Modellierung 131

6.1 Grundannahme der gangigen Transistormodelle . . . . . . . . 131

6.2 Transitzeit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 133

6.3 Verhalten der Inversionsschicht . . . . . . . . . . . . . . . . . 135

6.3.1 Transienter Ladungsaufbau . . . . . . . . . . . . . . . 137

6.3.2 Frequenzabhangigkeit . . . . . . . . . . . . . . . . . . 138

6.3.3 Langenabhangigkeit . . . . . . . . . . . . . . . . . . . 142

6.4 Grenzfrequenz . . . . . . . . . . . . . . . . . . . . . . . . . . . 144

6.4.1 Verifikation und Diskussion . . . . . . . . . . . . . . . 144

6.4.2 Vergleich mit bisherigen Abschatzungen . . . . . . . . 148

7 Zusammenfassung 151

A Streu-, Leitwert- und Widerstandsparameter 153

A.1 Wellengleichung . . . . . . . . . . . . . . . . . . . . . . . . . . 153

A.2 Strom-Spannungs-Matrizen . . . . . . . . . . . . . . . . . . . 154

A.3 Streumatrix . . . . . . . . . . . . . . . . . . . . . . . . . . . . 155

B Wichtige Definitionen und Bezeichnungen 157

B.1 Strom-Spannungs-Beziehungen . . . . . . . . . . . . . . . . . 157

B.2 Leistungsgroßen . . . . . . . . . . . . . . . . . . . . . . . . . . 159

B.3 Frequenzgroßen . . . . . . . . . . . . . . . . . . . . . . . . . . 159

B.4 Rauschgroßen . . . . . . . . . . . . . . . . . . . . . . . . . . . 160

C Smith-Diagramm 161

D Verschleifungsfunktionen 165

D.1 Motivation . . . . . . . . . . . . . . . . . . . . . . . . . . . . 165

D.2 Funktionsklassen . . . . . . . . . . . . . . . . . . . . . . . . . 166

D.3 Beispiele . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 175

VIII Inhaltsverzeichnis

E Berechnung des Leiterbahnwiderstands 177

E.1 Methodik . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 177

E.2 Leiterbahnabschluß . . . . . . . . . . . . . . . . . . . . . . . . 178

E.3 Leiterbahnecke . . . . . . . . . . . . . . . . . . . . . . . . . . 178

Abbildungsverzeichnis 181

Tabellenverzeichnis 189

Literaturverzeichnis 191

Index 199

Liste der verwendeten

Formelzeichen

Physikalische Konstanten und Materialwerte

Große Name Zahlenwert

Wg Bandabstand von Silizium (T =300 K) 1,12 eVk Boltzmann-Konstante 1,381 · 10−23 J/K

ni Intrinsic-Dichte von Silizium (T =300 K) 1,45 · 1010 1/cm3

q elektrische Elementarladung 1,602 · 10−19 Cε0 elektrische Feldkonstante 8,854 · 10−12 As/Vm

εox Dielektrizitatszahl von Siliziumoxid (SiO2) 3,9εsi Dielektrizitatszahl von Silizium (Si) 11,8µ0 magnetische Feldkonstante 4π · 10−7 Vs/Am

µsi Permeabilitatszahl ≈ 1

Physikalische Großen

Große Bedeutung Einheit

A Flache m2

a Verstarkungsfaktor −Cin Eingangskapazitat FCfr Fringing-Kapazitat FCij Kapazitat zwischen den Knoten i und j FCj Sperrschichtkapazitat FCov,D Uberlappkapazitat an der Drain F

IX

X Liste der verwendeten Formelzeichen


Cox Oxidkapazitat FC ′

ox Oxidkapazitat pro Flache F/m2

D Diffusionskonstante m2/s

dch Dicke der Inversionsschicht mdox Oxiddicke mE Feldstarke V/m

f Frequenz HzfNQS Grenzfrequenz der Nichtquasistatik Hzft Transitfrequenz HzG Generationsrate 1/sm3

gm Gatesteilheit 1/Ω

gmb Substratsteilheit 1/Ω

g0 Ausgangsleitwert 1/Ω

Ii in den Knoten i hineinfließender Strom AIDS Drain-Source-Strom AIacc Strom in der Akkumulationsschicht AIspr Spreading-Strom Aii in den Knoten i hineinfließender Kleinsignal-Strom A

i2g quadratischer Mittelwert des Gate-Rauschstroms A2

i2d quadratischer Mittelwert des Drain-Rauschstroms A2

J Stromdichte A/m2

k Korrekturfaktor des Leiterbahnwiderstands −k Verstarkungsfaktor des Prozesses A/V2

L Lange des Transistors mLch Kanallange mL′

ch Kanallange in Sattigung mLdes Design-Lange mLeff effektive Kanallange mLind Induktivitat HLpoly Lange des Gate-Polysiliziums mLov Lange des Uberlappgebietes mm, n Zahlvariablen −NA Akzeptordichte 1/m3

N−A Dichte der negativ ionisierten Akzeptoren 1/m3

ND Donatorendichte 1/m3

NG Dotierung des Polygates 1/m3

NS/D durchschnittliche Dotierung der Uberlappgebiete 1/m3

Liste der verwendeten Formelzeichen XI


nF Anzahl der Gatefinger −pin Kleinsignal-Eingangsleistung Wpout Kleinsignal-Ausgangsleistung WQi Ladung am Knoten i CQacc Akkumulationsschichtladung CQInv Inversionsschichtladung CQ′

Inv Inversionsschichtladung pro Flache C/m2

Q′0 Dichte der Grenzflachenzustande C/m2

qi Kleinsignal-Ladung am Knoten i Cqinv Kleinsignal-Inversionsschichtladung CR Rekombinationsrate 1/sm3

R Widerstand ΩRacc Widerstand der Akkumulationsschicht ΩRch Kanalwiderstand ΩRdep Widerstand der Raumladungszone ΩRext externer Widerstand ΩRin Eingangswiderstand ΩRpar Parasitarer Widerstand ΩRov Uberlappwiderstand ΩRspr Spreading-Widerstand ΩR Flachenwiderstand Ω/

Sij Streufaktor zwischen den Knoten i und j −T Temperatur Kt Zeit stramp Anstiegszeit einer Spannungsrampe sUi Potential am Knoten i VUij Spannung zwischen den Knoten i und j VUDS sat Drain-Source-Sattigungsspannung VUdd Versorgungsspannung einer CMOS-Schaltung VUFB Flachbandspannung Vui Kleinsignal-Potential am Knoten i Vuij Kleinsignal-Spannung zwischen den Knoten i und j VUss Bezugspotential einer CMOS-Schaltung VUth Einsatzspannung VUth0 Einsatzspannung bei UBS = 0 V Vvsat Sattigungsgeschwindigkeit der Ladungstrager m/s

W Weite des Transistors m

XII Liste der verwendeten Formelzeichen


x, y, z allgemeine Lange mYij Admittanz zwischen den Knoten i und j 1/Ω

Zij Impedanz zwischen den Knoten i und j Ωα, ϕ, ϑ Winkel radβ Verstarkungsfaktor des Transistors A/V2

ε Paßfaktor −γ Substratsteuerfaktor

√V

λ Kanallangenmodulationsfaktor 1/V

µ Beweglichkeit der Ladungstrager m2/Vs

ω Kreisfrequenz rad/s

ϕ Phasenwinkel radφ Potential VφF Fermipotential Vφk Kanalpotential Vφs Oberflachenpotential Vφt Temperaturspannung V elektrische Ladungsdichte C/m3

ρ spezifischer Widerstand Ωmτ Lebensdauer der Ladungstrager sτac Zeitkonstante des Kleinsignal-Kanalaufbaus sτg Gruppenlaufzeit sτtr Transitzeit s

Nota bene:

• Die Indizes i, j stehen fur die Knoten Drain, Gate, Bulk bzw. Source.

DC: i, j ∈ [G, D, B, S]AC: i, j ∈ [g, d, b, s]

• Der Index n bezieht sich auf Elektronen, der Index p auf Locher.

• Großen mit Index ov beziehen sich auf das Uberlappgebiet.

• Großen mit Index dep beziehen sich auf die Raumladungszone.

• Großen mit ′ sind flachenbezogen.

• Großen mit ∗ beziehen sich auf die metallurgischen Ubergange.

• j =√−1

• Weitere Bezeichnungen befinden sich im Anhang B.

1 Einleitung

UMTS, GPS oder Bluetooth — nur einige exemplarische Schlagworte, dieden wachsenden Einfluß halbleiterbasierter Systeme in unserem Alltag bele-gen. Insbesondere die Nachfrage nach hochfrequenten breitbandigen Vernet-zungen einer globalen Informationsgesellschaft wird die Entwicklungsmog-lichkeiten der Halbleiterindustrie im Bereich Hochfrequenzanwendungen inZukunft weiter beflugeln.

Im Zuge zunehmender Miniaturisierung in der Halbleiterherstellung errei-chen CMOS-Transistoren Grenzfrequenzen von uber 50 GHz, so daß sie ge-genuber der kostenintensiveren BiCMOS-Variante fur Hochfrequenzanwen-dungen außerst attraktiv werden (Abbildung 1.1).

0

20

40

60

80

100

120

140

160

0 0,05 0,1 0,15 0,2 0,25 0,3 0,35 0,4

ft [GHz]

L [µm]

Abbildung 1.1: Steigerung der Transitfrequenz zukunftiger CMOS-Tech-nologien [18]

1

2 Kapitel 1. Einleitung

Diese immer wichtigere Rolle in Hochfrequenzsystemen wird bestarkt durchdas Streben nach Single-Chip-Losungen, v.a. in Anwendungen der Telekom-munikations- und Consumer-Elektronik (Stichwort: Single-Chip-Handy).

Nicht nur zur effizienten Synthese und Analyse mikroelektronischer Schal-tungen ist die rechnergestutzte Schaltungssimulation zu einem unerlaßlichenWerkzeug und Wettbewerbskriterium geworden. In Zeiten immer kurzererProduktzyklen wird die Hochlaufphase eines Produktes (ramp-up) zu einemimmer entscheidenderen Kostenfaktor. Hier kann die Schaltungssimulationim Rahmen der Prozeßzentrierung entscheidende Erkenntnisse zur effizien-teren Ausbeute (yield) liefern.

Die Gute der erzielten Simulationsergebnisse hangt jedoch wesentlich von derGenauigkeit ab, mit der die im Simulator verwendeten Modelle das elektri-sche Verhalten der eingesetzten Bauelemente in akzeptabler Rechenzeit be-schreiben. Bei der Modellierung des MOS-Transistors fur Schaltungsanwen-dungen wurde bisher großes Augenmerk vornehmlich auf das Gleichstrom-und das niederfrequente Wechselstromverhalten gelegt. Ein Ziel dieser Ar-beit ist daher, den Weltstandard BSIM3 um eine genauere Beschreibung derHochfrequenzregion zu erweitern.

Der wachsende Einfluß nichtquasistatischer (NQS) Phanomene stellt einHauptproblem der Hochfrequenzmodellierung dar. Um deren Ursachen zuerforschen, bietet sich die Bauelementesimulation als pradestiniertes Werk-zeug an. Daher stellt Kapitel 3 ab Seite 27 Ergebnisse vor, die mit demSimulator MEDICITM erzielt wurden. Die Genauigkeit der Bauelementesimu-lation wird einer fundierten Evaluierung unterzogen.

Das in heutigen Schaltungen der Mikroelektronik am haufigsten verwendeteBauelement, der Metal Oxide Semiconductor Field Effect Transistor (MOS-

FET), wird dabei in der Regel quasistatisch (QS) modelliert. Kapitel 6 gehtdaher ab Seite 131 der Frage nach, innerhalb welcher Grenzen der quasista-tische Ansatz noch gerechtfertigt ist.

Die daraus gewonnenen Erkenntnisse werden in Kapitel 4 ab Seite 57 in einneuartiges, physikalisch basiertes NQS-Modell umgesetzt.

Dessen Schwerpunkt liegt in der Beschreibung des realen Eingangswiderstan-des, der z.B. bei der Anpassung von enormer Wichtigkeit ist.

Die auf den Kanalbereich reduzierte Betrachtung des Feldeffekttransistorswird als unzureichend dargestellt und auf den außeren Transistor erweitert.Dies ist umso bedeutsamer, da die Uberlappgebiete nicht in gleichem Maßeskalierbar sind wie der innere Transistor.

3

Erstmalig in einem MOSFET-Modell enthalten ist eine geometrisch skalier-bare Beschreibung der Source- und Draingebiete, die eine mit der metall-urgischen Kanallange konsistente DC- wie auch AC-Modellierung erlaubt.Sie basiert auf fundierten Untersuchungen der Spannungsabhangigkeit derUberlappgebiete und ist fur die heutzutage vorrangigen LDD-Transistorenbesonders bedeutsam. Eine Verbesserung erfahren die fur das Kleinsignaler-satzschaltbild elementaren Steilheiten.

Die Auswirkungen der parasitaren Widerstande auf das Kapazitatsverhal-ten des Transistors werden anhand des

”inneren Miller-Effekts“ erstmalig

aufgezeigt.

Teile des neu entwickelten Modells finden internationale Anerkennung durchihre Aufnahme in das industrielle Standard-CMOS-Modell BSIM4 durch dasCompact Model Council [60].

Kapitel 5 bestatigt das in den Schaltungssimulator SABERTM implementierteModell durch Vergleich mit Bauelementesimulationen und Messungen, wah-rend Kapitel 7 eine Zusammenfassung gibt.

Abbildung 1.2 verdeutlicht die Bearbeitungsstrategie dieser Arbeit.

4 Kapitel 1. Einleitung

EigenesAC-Modell (NQS)

Diskussion

Schaltungssimulation

Parameterextraktion

Implementierung

Gate Kanal Uberlapp MillerSource/Drain

Widerstande Kapazitaten

BauelementsimulationMessung

QS/NQS-Grenze Technologiesimulation

Standardmodell (QS)

Grundlagen

Abbildung 1.2: Vorgehensweise in dieser Arbeit

2 Grundlagen

In diesem einleitenden Kapitel steht die Erarbeitung der Grundgleichungenund ein Uberblick uber die grundsatzliche Problemstellung im Vordergrund.Der Definition wichtiger Nomenklatur schließt sich eine Diskussion bisherigerLosungsansatze an.

2.1 Theorie

Zunachst sollen einige Grundlagen der Halbleiterphysik erortert werden.

2.1.1 Grundgleichungen

Die drei bestimmenden Gleichungen der Halbleiterphysik sind die Kontinui-tatsgleichung, die Transportgleichung sowie die Poisson-Gleichung.

Kontinuitatsgleichung

Die Kontinuitatsgleichung fur Elektronen und Locher im Halbleiter schreibtsich folgendermaßen:

∂ n (x, t)

∂t= 1

q∇ Jn (x, t) − (R (x, t) − G (x, t))

∂ p (x, t)

∂t= −1

q∇ Jp (x, t) − (R (x, t) − G (x, t))

(2.1)

Sie beschreibt den Zusammenhang zwischen der ortlichen Anderung der Teil-chenstromdichte J , der zeitlichen Anderung der Ladungstragerkonzentratio-nen n, p und der Nettorekombinationsrate R − G.

5

6 Kapitel 2. Grundlagen

Poisson-Gleichung

Die Poisson-Gleichung beschreibt — entsprechend der ersten Maxwell-Glei-chung — die durch eine Ladungsverteilung hervorgerufene Anderung desPotentials ψ. Mit ihr lassen sich die letztlich anliegenden Spannungen be-rechnen.

∇2ψ (x, t) = − (x, t)

ε0 εr(2.2)

Die makroskopische Ladungsdichte setzt sich aus den Konzentrationen derfreien Ladungstrager sowie der ortsfesten Dotierionen zusammen,

(x, t) = p (x, t) − n (x, t) + N+D (x) − N−

A (x) , (2.3)

wobei oberhalb einer Temperatur von etwa 100 K die Dotieratome als voll-standig ionisiert betrachtet werden konnen [37], so daß N−

A ≈ NA undN+

D ≈ ND gilt. Im thermodynamischen Gleichgewicht sind die Ladungstra-gerkonzentrationen uber das Massenwirkungsgesetz mit der Intrinsic-Dich-te ni verknupft:

n (x, t) · p (x, t) = n2i (2.4)

Fur einen MOSFET mit N-Kanal (NA ND) folgt aus Gleichung (2.4)

n (x, t) = NA und p (x, t) =n2

i

NA, (2.5)

wobei NA der Kanaldotierung entspricht.

Transportgleichung

Die Bewegung der Elektronen und Locher im Halbleiter verursacht eineStromdichte J und wird hervorgerufen durch die elementaren Prozesse Driftund Diffusion. Wahrend erstere die Reaktion von geladenen Teilchen auf einelektrisches Feld E wiedergibt, beschreibt letztere das Auseinanderfließenvon Ladungstragerkonzentrationen. Den allgemeinen Zusammenhang formu-liert die Transportgleichung :

Jn (x, t) = qn (x, t)µnE (x, t) + qDn

∇n (x, t)

Jp (x, t) = qp (x, t)µpE (x, t)︸︷︷︸

Drift

− qDp∇p (x, t)︸︷︷︸

Diffusion

(2.6)

2.1. Theorie 7

Die darin vorkommenden Diffusionskoeffizienten D sind uber die Einstein-Beziehung mit den Beweglichkeiten µ der Ladungstrager verknupft.

D = φt µ und φt =kT

q(2.7)

Die Große φt wird Temperaturspannung genannt.

Ohne den Driftanteil entspricht die Transportgleichung dem Fickschen Ge-setz .

Neben diesem massegebundenen Strom kommt in der Hochfrequenzphysikdem nicht an Ladungstrager gebundenen Verschiebestrom besondere Bedeu-tung zu. Er wird verursacht durch die zeitliche Variation des elektrischenFeldes und ist in der dritten Maxwell-Gleichung formuliert:

JV (x, t) = ε0 εr∂ E (x, t)

∂t(2.8)

Die Gesamtstromdichte setzt sich aus der Konvektions- und der Verschiebe-stromdichte zusammen:

J (x, t) = Jn (x, t) + Jp (x, t) + JV (x, t) (2.9)

Unter Vernachlassigung magnetischer Einflusse sowie quantenmechanischerEffekte basiert die Theorie der Halbleiterbauelemente auf dem soeben vor-gestellten System von sechs gekoppelten, partiellen Differentialgleichungen.Hieraus laßt sich die zeitliche und raumliche Verteilung des Potentials undder Ladungstrager numerisch ermitteln. Dies ist die Vorgehensweise in einemBauelementesimulator wie z.B. MEDICITM.

Naherungen

Zur Modellbildung ist es notwendig, obige Grundgleichungen auf die zen-tralen Großen Spannung, Strom und Ladung zuruckzufuhren. Diese sind inihrer allgemeinen Formulierung jedoch zumeist nicht gebunden losbar.

Daher sind zur Erstellung eines Kompaktmodells fur den Schaltungssimula-tor geeignete Naherungen erforderlich. Nachfolgend sind die gebrauchlichstenaufgefuhrt.

• Fur das Verhalten des MOS-Transistors ist die Beschreibung des Ka-nals von zentraler Bedeutung. Hier lassen sich obige Gleichungen fastimmer auf eine geometrische Dimension reduzieren.


• Die Dicke der Ladungstragerschicht in der Grenzflache zwischen Oxidund Halbleiter ist extrem dunn (siehe Abbildung 4.33 auf Seite 94).Somit kann man das elektrische Feld und die Spannung an der Halb-leiteroberflache aus der Ladung in der Raumladungszone berechnen(charge sheet-Naherung).

• Die Inversionsschicht an der Grenzflache zwischen Oxid und Halblei-ter wird bestimmt durch die Gate-Substrat-Spannung. Fur die Tran-sistormodellierung nimmt man ublicherweise an, daß das elektrischeFeld rein vertikal ausgerichtet ist (gradual channel-Naherung), wasaber in den Randbereichen nicht zutrifft. Dort erlangt das Feld ent-sprechend der Gate-Source- bzw. der Gate-Drain-Spannung auch ho-rizontale Komponenten, die einen zweidimensionalen Ansatz erfordern(siehe Kapitel 4.1.4 ab Seite 80).

2.1.2 Nomenklatur

Die unterschiedlichen Schreibweisen fur Gleich- und Wechselspannungsgro-ßen in der Literatur fuhren oft zu Mißverstandnissen. Daher sollen sie furdie folgenden Kapitel eindeutig festgelegt werden.

Gleichstromnomenklatur

Im statischen Betrieb des Transistors sind dessen anliegende Spannungen,Strome und Ladungen zeitlich konstant.

∂

∂tUGS =

∂

∂tUDS =

∂

∂tUBS = 0

∂

∂tIG =

∂

∂tID =

∂

∂tIB =

∂

∂tIS = 0

∂

∂tQG =

∂

∂tQD =

∂

∂tQB =

∂

∂tQS = 0

(2.10)

Ublicherweise wird Source als Bezugspunkt fur die Spannungen gewahlt.Betrachtet man nur Effekte erster Ordnung, gilt fur die Strome:

ID = −IS = IDS und IG = IB = 0 (2.11)

Der Ladungsbeschreibung liegt eine Aufteilung der InversionsschichtladungQInv in eine der Source und eine der Drain zugehorige Teilladung QS undQD zugrunde.

QInv = QS + QD (2.12)

2.1. Theorie 9

Die Art der Aufteilung hangt dabei vom Betriebszustand des Transistors ab:

• Unterschwellstrombereich (UGS ≤ Uth)

QD = QS ≈ 0 (2.13)

• Widerstandsbereich (UGS > Uth , UGS − Uth > UDS)

QD/QS ≈ 1 (2.14)

• Sattigungsbereich (UGS > Uth , UGS − Uth ≤ UDS)

QD/QS ≈ 1/2 (2.15)

Außerdem gilt analog zur Stromerhaltung die Ladungerhaltung:

QG + QD + QS + QB = 0 (2.16)

Dabei wird die im oder an der Grenze zum Oxid eingelagerte Ladung Q0

zunachst außer Betracht gelassen.

Abbildung 2.1 illustriert die grundlegenden Großen in der DC-Beschreibung.

Großsignalnomenklatur

Im Gegensatz dazu sind dynamische elektrische Großen zeitabhangig1:

IG (t) , ID (t) , IS (t) , IB (t) , UGS (t) , UDS (t) , UBS (t)

Die Ladungs- und Stromerhaltung schreiben sich dann:

QG (t) + QD (t) + QS (t) + QB (t) = 0 (2.17)

IG (t) + ID (t) + IS (t) + IB (t) = 0 (2.18)

1In der Literatur werden fur dynamische Großen oftmals Kleinbuchstaben mit großenIndizes verwendet, also z.B. iG (t), iD (t), iS (t), iB (t), UGS (t), UDS (t), UBS (t).


Ionen (ortsfeste

Elektronen

Locher

Dotierrumpfe)

UDS

UBS

QB

QGIS ID

UGS+ +

+

n n

p

QInv = QS + QD

Abbildung 2.1: Strome, Spannungen und Ladungen eines n-MOSFETs

Im dynamischen Fall sind die Spannungen zeitlich variabel, wodurch sichauch die Strome und Ladungen verandern:

ID (t) =∂ QD (t)

∂t+ IDS (t)

IS (t) =∂ QS (t)

∂t− IDS (t)

IG (t) =∂ QG (t)

∂t

IB (t) =∂ QB (t)

∂t(2.19)

Auch hierbei wurde bereits eine Aufteilung der Inversionsschicht-/Kanalla-dung impliziert:

IS (t) + ID (t) =∂ QInv (t)

∂t(2.20)

2.1. Theorie 11

Kleinsignalnomenklatur

Der Wechselstromfall stellt einen Spezialfall obiger Gleichungen (2.19) zurBeschreibung des dynamischen Verhaltens dar. Dabei soll das Frequenzver-halten des Transistors beschrieben werden, das durch sinusformige Anregun-gen kleiner Amplitude verursacht wird.Die nichtlineare Schaltung wird in ihrem Arbeitspunkt linearisiert, eine An-nahme, die fur Anregungen mit Amplituden unterhalb der thermischen Span-nung

φt = kT/q (2.21)

gut erfullt wird [91].

Dazu teilt man die dynamischen Großsignale in einen statischen und einenKleinsignalanteil auf. Letzterer wird ublicherweise mit Kleinbuchstaben undkleinen Indizes versehen:

UGS (t) = UGS + ugs (t)UDS (t) = UDS + uds (t)UBS (t) = UBS︸︷︷︸ + ubs (t)︸︷︷︸

DC AC

(2.22)

Analog lassen sich Strome und Ladungen superpositionieren:

IG (t) = IG + ig (t)ID (t) = ID + id (t)IB (t) = IB + ib (t)IS (t) = IS︸︷︷︸ + is (t)︸︷︷︸

DC AC

(2.23)

QG (t) = QG + qg (t)QD (t) = QD + qd (t)QB (t) = QB + qb (t)QS (t) = QS + qs (t)QInv (t) = QInv︸︷︷︸ + qinv (t)︸︷︷︸

DC AC

(2.24)

Abbildung 2.2 verdeutlicht die grundlegenden Großen in der AC-Beschrei-bung. Hierin sind — zur Einbeziehung von Effekten zweiter Ordnung2 —auch der DC-Anteil des Gate- und des Bulkstroms enthalten.

Der AC-Anteil laßt sich durch eine sinusformige Spannungsvariation mit ei-nem zeitunabhangigen Phasor3 beschreiben, also zum Beispiel:

ugs (t) = ugs · sin (ωt + ϕ) (2.25)

2Leck- und Tunnelstrome durch das Gateoxid sowie Substratstrome z.B. aufgrund vonStoßionisation (impact ionization)

3Fur den Phasor werden in der Literatur bisweilen Großbuchstaben mit kleinen Indizesverwendet, also z.B. Ugs.


∼ ubs (t)

+UGS

QG + qg (t)

IS + is (t) IG + ig (t) ID + id (t)

UDS

IB + ib (t)UBS+

+

n n

∼ ∼ugs (t) uds (t)

QInv + qinv (t) =QS +QD+ qs (t)+qd (t)

p QB + qb (t)

Abbildung 2.2: Strome, Spannungen und Ladungen in der Kleinsignalan-steuerung

Da Transistorgroßen im allgemeinen auf die Source bezogen werden, kannman dort die Phase wie schon bei den Spannungen auf Null setzen.

Statt der trigonometrischen Beschreibung erweist sich die Fourier-Projektionin die komplexe Gaußsche Zahlenebene4 als mathematisch zweckmaßiger,

ugs (ω) = ugs · exp (jωt) , (2.26)

wobei ω = 2 πf die Kreisfrequenz ist und die so definierten Großen in derRegel komplex sind. Letztere besteht aus einem Realteil (ugs (ω)) und ei-nem Imaginarteil (ugs (ω)) und laßt sich auch durch Amplitude ugs undPhase ϕ ausdrucken:

ugs (ω) = (ugs (ω)) + j · (ugs (ω)) = ugs · exp (jωt)

4ejx = cos x + j sin x

2.1. Theorie 13

ugs = |ugs (ω)| =√(ugs (ω))2 + (ugs (ω))2

ϕ = arctan

((ugs (ω))

(ugs (ω))

)= ωt (2.27)

Analog verfahrt man mit allen Spannungen, Stromen und Ladungen.

Ziel der AC-Modellierung Grundlegendes Ziel der AC-Modellierung ist so-mit der funktionale Zusammenhang zwischen Kleinsignalspannungen uij undKleinsignalstromen ik (i, j, k ∈ [g, d, b, s]):

ig,d,s,b = f (ugs, uds, ubs, ω) (2.28)

Im eingeschwungenen Zustand konnen neben den Eingangsgroßen auch dieAusgangsgroßen, also die Strome, als sinusformig mit gleicher Frequenz an-genommen werden — Oberwellen werden somit nicht betrachtet.

Zu beachten ist jedoch, daß im AC-Fall jede Eingangs- und Ausgangsgroßekomplex ist, also durch Amplitude und Phase gekennzeichnet ist. Dies fuhrtdazu, daß neue Großen an Bedeutung gewinnen: Wahrend im DC-Fall z.B.der Gatestrom aufgrund der dielektrischen Isolierung bis auf die Leck- undTunnelstrome vernachlassigt werden kann, erfahrt er im AC-Fall eine realeKomponente.

Zudem kommt mit der Frequenz eine weitere unabhangige Variable hinzu —die Modellbeschreibung wird also vieldimensionaler.

2.1.3 Admittanzen

Dennoch ist man bestrebt, die Beschreibung des Transistors auf die Kombi-nation der diskreten elementaren Bauelemente Widerstand , Kapazitat (undSpule) zuruckzufuhren. Daher ist es in diesem Zusammenhang sinnvoll, dasKonzept der Admittanzen, bestehend aus den Leitwerten und den Kapazi-taten, zu erlautern.


Leitwerte

Der Leitwert — das Reziproke des Widerstands — wird durch die Ableitungder Stromkennlinie nach der Spannung definiert5:

Gij =∂ Ii

∂Uj= lim

∆→0

∆Ii

∆Uji, j aus G, D, B, S (2.29)

Ublicherweise beziehen sich die Großen auf den Sourceknoten. Aufgrund derStromerhaltung verbleiben also neun Kombinationen an Leitwerten. Von die-sen besitzen drei eine hervorragende Bedeutung und werden mit eigenenBezeichnungen versehen:

• Gatesteilheit/Ubertragungsleitwert/Transkonduktanz

gm =∂ IDS

∂UGS= GDG (UGS , UDS , UBS) (2.30)

• Ausgangsleitwert/Ausgangskonduktanz

g0 =∂ IDS

∂UDS= GDD (UGS , UDS, UBS) (2.31)

• Substratsteilheit

gmb =∂ IDS

∂UBS= GDB (UGS , UDS, UBS) (2.32)

Diese Großen beschreiben die Auswirkung jeder Spannungsanderung auf denDrain-Source-Strom, was auch aus seinem totalen Differential hervorgeht:

dIDS =∂ IDS

∂UGSdUGS +

∂ IDS

∂UDSdUDS +

∂ IDS

∂UBSdUBS

= gm dUGS + g0 dUDS + gmb dUBS

(2.33)

Der Drain-Source-Strom des Transistors in Sattigung berechnet sich zu

IDS =β

2[UGS − Uth (UBS)]2 (1 + λUDS) mit (2.34)

β = kW

Lund k = µ

Cox

W · L = µC ′ox . (2.35)

5Der Ubersichtlichkeit halber wird mitunter der zweite Index der Spannung nicht mitge-fuhrt. Mit Ui ist also das Potential am Knoten i bzw. die Spannung vom Knoten zumNullpotential resp. der Source gemeint.

2.1. Theorie 15

Mit der Variablen λ wird der Effekt der Kanallangenmodulation berucksich-tigt, β ist der Verstarkungsfaktor des Transistors, k der Verstarkungsfaktordes Prozesses. Die Großen W und L stellen die Weite und Lange des Kanalsdar; Uth bezeichnet die Einsatzspannung des Transistors. Die Beweglichkeitder Ladungstrager wird mit der Variablen µ modelliert.Die Variable Cox beschreibt die Oxidkapazitat, die sich zu

Cox = C ′ox · WL =

ε0εox

dox

· WL (2.36)

berechnet.

Setzt man Gleichung (2.34) in die partiellen Ableitungen fur die Leitwerteein, erhalt man:

gm = β (UGS − Uth) (1 + λUDS)

=√

2 IDSβ (1 + λUDS) (2.37)

g0 =β

2[UGS − Uth ]

2λ

=IDSλ

1 + λUDS≈ IDSλ (2.38)

gmb =√

2 IDSβ (1 + λUDS) · ∂ Uth

∂UBS

= −γ

2

√2 IDSβ (1 + λUDS)

2 φF − UBS(2.39)

Fur die Substratsteilheit wurde im letzten Schritt

Uth = Uth0 + γ(√

2 φF − UBS −√

2 φF

)(2.40)

als Formel fur die Einsatzspannung verwendet, wobei φF die Fermispannungund

γ = 1/C ′ox

√2 qNAε0εsi (2.41)

der Substratsteuerfaktor sind.

Die Gleichung (2.33) fur die Anderung des Drain-Source-Stroms in Abhan-gigkeit von den Anderungen der anliegenden Spannungen laßt sich in einemKleinsignalersatzschaltbild, bestehend aus einem Widerstand und zwei span-nungsgesteuerten Stromquellen, darstellen (Abbildung 2.3).


D

S

dIDS

gmugs gmbubsg0

Abbildung 2.3: Leitwertdarstellung des Kanals eines MOS-Transistors

Kapazitaten

Die Kapazitaten werden durch die Ableitung der Ladungen nach der Span-nung definiert:

Cij =

−∂ Qi

∂Ujfur i = j

∂ Qi

∂Ujfur i = j

(2.42)

Analog zur Definition der Leitwerte beschreibt

∂ Qi

∂Uj= lim

∆→0

∆Qi

∆Uj(2.43)

den Ubergang von den Großsignalkapazitaten zu den Kleinsignalkapazitaten.Der Vorzeichenwechsel macht bei gleichzeitiger Ladungserhaltung aus allenKapazitaten positive Großen:

QG + QD + QS + QB = 0

∂∂UG⇒ CDG + CSG + CBG = CGG (2.44)

Die Spannungsanderung an den Kapazitaten verursacht eine Ladungsande-rung, die wiederum Stromanderungen an den Terminals zur Folge haben.

I (t) =d Q (t)

dt= Q (t) = C

d U (t)

dt(2.45)

Die Ladungsanderung an einem Terminal ist eine Funktion der angelegtenSpannungsanderungen

Q (t) = f (UGS (t) , UDS (t) , UBS (t)) , (2.46)

2.1. Theorie 17

woraus sich mithilfe der Kettenregel der Differentiation

I (t) =∂ Q

∂UGS

d UGS

dt+

∂ Q

∂UDS

d UDS

dt+

∂ Q

∂UBS

d UBS

dt(2.47)

ergibt.

Wertet man dies fur alle vier Knoten aus, so erhalt man unter Verwendungvon Gleichung (2.42):

IG (t) = +CGGd UGS

dt− CGD

d UDS

dt− CGB

d UBS

dt(2.48)

ID (t) = −CDGd UGS

dt+ CDD

d UDS

dt− CDB

d UBS

dt(2.49)

IB (t) = −CBGd UGS

dt− CBD

d UDS

dt+ CBB

d UBS

dt(2.50)

IS (t) = −CSGd UGS

dt− CSD

d UDS

dt− CSB

d UBS

dt(2.51)

Da das Kirchhoffsche Gesetz auch fur zeitlich variable Strome seine Gultig-keit behalt, gilt es insbesondere fur die Kleinsignalstrome:

ig (t) + id (t) + is (t) + ib (t) = 0 (2.52)

Zu beachten ist jedoch, daß die Reihenfolge der Indizes i.a. nicht vertausch-bar ist, z.B. gilt:

CGD = CDG (2.53)

Bezieht man wieder alle Großen auf die Source, so wird aus den Gleichun-gen (2.48) bis (2.51) und (2.44) ersichtlich, daß zur kompletten Kleinsignal-beschreibung des MOSFETs — analog zu den Leitwerten — neun Kapazita-ten erforderlich sind.

Mit der Gaußschen Darstellung aus Gleichung (2.26) laßt sich die zeitlicheAbleitung der Spannung in Gleichung (2.45) fur die Kleinsignalansteuerungauswerten:

i (t) = i · exp (jωt) = Cd u (t)

dt= C

d (u · exp (jωt))

dt

⇒ i = jωC · u(2.54)

Hier zeigt sich der Vorteil der komplexen Darstellung: Das Strom-Spannungs-Verhaltnis wird auf eine Relation ihrer Amplituden vereinfacht.


Y-Parameter

Die Leitwerte und Kapazitaten lassen sich mithilfe der Y -Parameter in einerkomplexen Große, der Admittanz Y , zusammenfuhren:

Yij(ω) ≡ ii(ω)

uj(ω)= Gij + jωCij (2.55)

mit uk = 0 fur k = j

Ihre Definition entspricht dem ublichen Verfahren in der Messung oder Si-mulation: Man legt an alle Knoten eine Spannung an, variiert eine davonund evaluiert die entstehenden Strome.

Mit den Kleinsignalspannungen und -stromen aller vier Knoten erhalt manso eine Admittanzmatrix mit 16 Elementen.

igidisib

=

YGG YGD YGS YGB

YDG YDD YDS YDB

YSG YSD YSS YSB

YBG YBD YBS YBB

·

ugs

uds

uss

ubs

(2.56)

Ublicherweise faßt man in der Hochfrequenzcharakterisierung den Transistorals Zweitor mit uss = ubs = 0 auf und ist nur an den Ein- und Ausgangssi-gnalen an Gate und Drain interessiert.6

Dies verjungt die Matrix auf ihre vier wesentlichen Admittanzen:

(igid

)=

(YGG YGD

YDG YDD

)·(

ugs

uds

)(2.57)

2.1.4 Dominante Widerstandskomponenten

Stillschweigend wurden im vorigen Kapitel die Induktivitaten vernachlas-sigt. Die Begrundung hierfur soll nun nachgereicht werden durch eine Ab-schatzung der Großenordnungen. Die Impedanz Z laßt sich durch ihre dreiEinzelkomponenten ausdrucken:

Z = ZR + ZC + ZL

= R +1

jωC+ jωLind (2.58)

6Mit uss ist die Kleinsignalspannung zwischen Source und Uss gemeint, wie sie z.B. inCommon Gate-Schaltungen verwendet wird.

2.1. Theorie 19

Die Induktivitat Lind ist jedoch fur herkommliche Geometrien und Frequen-zen zu vernachlassigen, wie folgende Abschatzung zeigt:

ZR = R ≈ Rch =UDS

µnCoxWL (UGS − Uth)2 /2

≈ 1,6 · 104 Ω

|ZC | =1

ωC≈ 1

ωCoxWL=

1

ω· dox

ε0εoxWL≈ 2,7 · 104 Ω

|ZL| = ωLind ≈ ω · µ0µsi

2πL

(ln

4 L

dch

− 3

4

)/

W

dch

≈ fµ0µsiL

Wdch ln

4 L

dch

≈ 4,2 · 10−5 Ω

(2.59)

Als Zahlenwerte wurden hierbei neben den Materialwerten von Seite IX fol-gende Sattigungsbedingungen angenommen: W = L = 1 µm, UGS = 1,5 V,

UDS =2,5 V, Uth =0,5 V, µn =550 cm2

Vs , dox =6 nm, dch =5 nm und f =1 GHz.

Die Abschatzung fur die Induktivitat des Kanals erfolgte durch Parallelschal-tung von Einzelleitungsinduktivitaten [52].

Als wichtige Beschreibungsgroßen verbleiben demnach die Kapazitaten undWiderstande bzw. deren inverse Darstellung in Form von Leitwerten.

2.1.5 Kleinsignalersatzschaltbild

Fur die Bestimmung des AC-Verhaltens beliebiger Schaltungen ist es hilf-reich, den MOS-Transistor mit seinen entsprechenden Kleinsignalparame-tern zu beschreiben. In Abbildung 2.4 ist das Standard-Kleinsignalersatz-schaltbild [37] eines MOS-Transistors mit den Anschlußklemmen Gate (G),Source (S) und Drain (D) dargestellt.

Die vierte Anschlußklemme, Bulk (B) oder Substrat, ist nicht gezeigt, daSource und Bulk hier kurzgeschlossen sind.

In der Schaltungssimulation muß das Kleinsignalersatzschaltbild fur alle Ar-beitsbereiche und unabhangig von der Ansteuerung Gultigkeit besitzen. DieIndizes der Kapazitaten erhalten somit eine andere Bedeutung als in derLadungsbeschreibung (Gleichung (2.42)): So bezeichnet beispielsweise CGD

lediglich eine Kapazitat, die zwischen Gate und Drain wirkt, ungeachtet des-sen, an welcher Seite der Signaleingang liegt.

Bisweilen findet man in der Literatur auch Kleinsignalersatzschaltbilder mitfrequenzabhangigen Stromquellen g (ω) ·u. Dies sind zumeist verkurzte Dar-


S

G

CGS

CGD

D

S

CDSg0gmbubsgmugs

ugs uds

id

is

ig

Abbildung 2.4: Kleinsignalersatzschaltbild des MOS-Transistors

stellungen fur Kombinationen aus Widerstanden, Kapazitaten und Indukti-vitaten. Beispielsweise kann man fur eine Reihenschaltung aus einer Kapa-zitat C und einem Widerstand R auch eine Stromquelle mit

g (ω) · u =jω C

1 + jω τ· u mit τ = R C (2.60)

einsetzen, was sich aus dem Reziprokwert von (2.58) leicht zeigen laßt.

2.2 Kompaktmodelle fur den

Schaltungssimulator

Im folgenden Abschnitt werden einige Modellkonzeptionen und ubliche An-satze vorgestellt und diskutiert. Die Fragestellung lautet hier also: Was gibtes bisher? Was fehlt?

Abbildung 2.5 verdeutlicht die zentrale Stellung der Schaltungssimulation.

Ausgehend von Device-/Bauelementesimulationen, denen noch Technologie-simulationen vorangehen konnen, erhalt man ein Bild von den mittels Kom-paktmodellen zu beschreibenden Elementen.Um die Modelle mit den realen Zellen in Einklang zu bringen, werden ausden Meßdaten die zugehorigen Parameter extrahiert und in die Modellkarteneingetragen. Dies ermoglicht dem Entwickler, seine Schaltungen vom Chiple-vel bis zur Systemsimulation zu charakterisieren.

Dieses Vorgehen erspart ihm im Vergleich zur Bauelementesimulation, z.B.mit MEDICITM, lange Rechenzeiten, erfordert aber, je nach Simulationsart(Groß-/Kleinsignal, DC, AC, HF, transient, worst case) spezielle Simulato-ren und Modelle.

2.2. Kompaktmodelle fur den Schaltungssimulator 21

Topographie

Parameter

Design

Messung

simulationSchaltungs-

simulationSystem-

simulationDevice-

ModelleKompakt-

Abbildung 2.5: Zentrale Stellung der Schaltungssimulation

2.2.1 Modellkonzeptionen

Empirische Modelle bilden die gemessenen Charakteristika durch beliebi-ge Funktionen nach. Vorteilhaft ist die hohe Geschwindigkeit, wohingegensolche Modelle nur unter den gemessenen Randbedingungen aussagekraftigsind.

In Tabellenmodellen werden aus den Meßdaten multidimensionale Tabellenangelegt und die gesuchten Großen bei der Simulation durch Interpolationermittelt. Dies kann bei großer Dimensionalitat der Tabelle jedoch rechtaufwendig werden.

Beide Ansatze bieten den Vorteil, vergleichsweise einfach und schnell verfug-bar zu sein, ermoglichen jedoch mangels geometrischer Skalierbarkeit keineVorhersagen fur Technologieanderungen. Eine Anwendung fur Hochfrequenz-schaltungen, die zumeist nur aus einer ubersichtlichen Anzahl an Komponen-ten bestehen, ist durchaus denkbar.

Im Gegensatz zu den bisher genannten Vorgehensweisen basieren Kompakt-modelle auf physikalischen Annahmen und versuchen, das komplexe elektri-sche Verhalten der Bauelemente in moglichst einfachen analytischen Glei-chungen zu subsumieren. Dies hat den Vorteil, daß das Schaltverhalten der


Bauteile auch fur zukunftige Technologien ermittelbar ist und soll daher Ziel-richtung dieser Arbeit sein. Ein weiteres im Zuge steigenden Wettbewerbsimmer gewichtigeres Argument ist die Anwendbarkeit zur Uberprufung po-tentieller Steigerungen der Ausbeute (yield).

Tabelle 2.1 vergleicht die Eigenschaften von Tabellen- und Kompaktmodel-len [39].

Kriterium Tabellenmodell Kompaktmodell

HF-Genauigkeit ⊕ SoC7-Simulation ⊕Effizienz ⊕Skalierbarkeit ⊕Vorhersagbarkeit ⊕

Tabelle 2.1: Vergleich der Eigenschaften von Tabellen- und Kompaktmo-dellen

2.2.2 Philips-Modell

Um den wachsenden Anforderungen an die Kleinsignalmodellierung gerechtzu werden, wurden in letzter Zeit verschiedene Ansatze verfolgt. Exempla-risch soll hier ein Vorschlag fur das MOS Model 9 (MM9) aus dem HausePhilips vorgestellt werden [77, 89].

Wie in Kapitel 4.1.2 noch naher erlautert wird, muß der Transistorkanal inder AC-Betrachtung als verteiltes Netzwerk angesehen werden. Eine Mog-lichkeit, dies zu realisieren, besteht darin, den inneren Transistor in mehrereEinzeltransistoren mit dementsprechend verkurzten Kanallangen aufzutei-len. Die Grundidee ist in Abbildung 2.6 verbildlicht.

Es ist mit diesem Ansatz zwar moglich, z.B. den Eingangswiderstand genauerzu simulieren, doch birgt er evidente Mangel:Da die Einzeltransistoren unrealistisch kurz sind, mussen in der Simulation

• die Serienwiderstande,

• die Uberlappkapazitaten und

• alle Kurzkanaleffekte (wie z.B. der DIBL-Effekt)

eigens ausgeschaltet werden.

7System on Chip

2.2. Kompaktmodelle fur den Schaltungssimulator 23

Bulk

Gate

DrainSource

⇓

Abbildung 2.6: Ansatz des Philips-Modells: Aufteilung des inneren Tran-sistors in mehrere Einzeltransistoren kurzerer Kanallange

Dieser Nachteil wird, wie auch die fehlende Beschreibung der Source-Drain-Widerstande (siehe Kapitel 4.1.4), durch Variation der Beweglichkeitspara-meter z.T. kompensiert. Dadurch verliert das Modell jedoch seine Skalier-barkeit.

2.2.3 Berkeley-Modell

Wie bereits erwahnt, fußt bei Ladungs-Kompaktmodellen die AC-Beschrei-bung auf den Ergebnissen der DC-Beschreibung. Daher ist es unerlaßlich,auch bestehende Mangel im DC-Modell aufzuzeigen.

Effektive Kanallange

Eines der Probleme im BSIM3v3.1-Modell ist die Extraktion der effektivenKanallange Leff . Anhand von Abbildung 2.7 soll dies verdeutlicht werden.

Ausgangspunkt ist ein kommerzieller Viertel-Mikron-Transistor von der Fir-ma Infineon.Bei einem Zeichnungsmaß von Ldrw = 250 nm ergibt sich fur das Testele-ment ein Poly-Gate mit einer Lange von Lpoly = 270 nm. Dies beruht aufdem Vorhalt in der Maskenbelichtung, der mit xl bezeichnet wird und we-gen der Symmetrie des Prozesses auf der Source- wie auch auf der Drainseitejeweils 10 nm groß ist. Diese Großen wurden durch Messung ermittelt. Furdie Unterdiffusion resultiert ein Wert von Lov = 40 nm und somit eine Ka-nallange von Lch = 190 nm.


xl/2 (10 nm) xl/2 (10 nm)

Lov (40 nm)

Leff (190 nm)

Lov (40 nm)

Lpoly (270 nm)

Ldrw (250 nm)

Abbildung 2.7: Motivation fur ein neues Widerstandsmodell in BSIM3

Der große Nachteil von BSIM3v3.1 ist, daß die Kanallange fur den DC-Fallanders ausgedruckt wird als fur den AC-Fall.Die effektive Kanallange wird in ersten Fall mit Leff und im zweiten Fallmit Lact bezeichnet. Beide Großen ergeben sich aus der Subtraktion desZeichnungsmaßes mit einem Korrekturterm dL:

• DC-Kanallange: Leff = Ldrw − 2 dL = Ldrw − 2 (Lint + . . .)

• AC-Kanallange: Lact = Ldrw − 2 dL = Ldrw − 2 (DLC + . . .)

Der Korrekturparameter Lint ist dabei eigentlich zur Berucksichtigung derUberlapplange Lov gedacht. Da BSIM3v3.1 jedoch keinen Parameter fur denVorhalt zu Verfugung stellt (xl = 0), muß dies bei der Extraktion von Lint

miteinbezogen werden. Somit druckt Lint nicht die Kanallangenkorrekturdurch die Uberlapplange Lov aus — ist daher also ein reiner Fitparameter(dL = Lov ). Dasselbe gilt fur den AC-Term DLC.

Im betrachteten Beispiel ergeben sich als extrahierte Werte:

Lint = −10 nm und DLC = 50 nm (2.61)

Zur Verdeutlichung: Der extrahierte Wert fur Lint bedeutet eine vollig un-physikalische negative Uberlapplange! Desweiteren unterscheidet sich die ef-fektive Kanallange im AC-Fall um 2 (DLC − Lint) = 120 nm von der desDC-Falls. Und dies bei einem gemessenen junction-Abstand von 190 nm!

Ziel muß also ein physikalisches Modell sein, bei dem die effektive Kanallangekorrekterweise als der metallurgische Abstand der pn-Ubergange wiederge-geben wird und bei dem sich die Werte fur die DC- und die AC-Simulation

2.3. Notwendigkeit eines verbesserten Kleinsignalmodells 25

entsprechen:

Lact = Leff!= Lch (2.62)

Desweiteren ist eine exakte Beschreibung der Steilheiten ebenso wie einekonsistente Langendefinition die Basis fur sog. worst case-Analysen.

Eingangswiderstand

Im Standard-BSIM3v3.1 existiert kein Eingangswiderstand. Es laßt sich je-doch ein sog. Elmore-Widerstand (nqsmod = 1) hinzuschalten. Dieser istaber nicht spannungsabhangig, so daß der Eingangswiderstand strenggenom-men nur fur einen Arbeitspunkt korrekt wiedergegeben wird.

Ein weiteres Problem liegt darin, daß die Verwendung des externen Wider-standes nicht mit der Rausch- und AC-Modellierung kompatibel ist.8

Bindet man das BSIM3v3.1-Modell in ein Netzwerk ein, das die AC-Kom-ponenten extern zu beschreiben versucht, mussen die internen Source- undDrainwiderstande sowie die junction-Kapazitaten ausgeschaltet werden.Dann ist aber die Konsistenz mit den DC-Ergebnissen nicht mehr gewahr-leistet.

2.3 Notwendigkeit eines verbesserten

Kleinsignalmodells

Die soeben exemplarisch aufgefuhrten Ansatze verdeutlichen einige prinzi-pielle Nachteile bestehender AC-Modelle. Daraus erwachsen folgende Anfor-derungen an eine neue Kleinsignalmodellierung:

• Mit der DC-Modellierung konsistente Beschreibung des Kanals

• Modellierung des Eingangswiderstandes durch eine nichtquasista-tische Beschreibung des Inversionsschichtverhaltens

Diese dient dem Schaltungsentwickler zur Optimierung folgender, sichz.T. gegenseitig ausschließender, Anforderungen:

– Leistungsanpassung durch Impedanzanpassung

– Rauschanpassung

• Korrekte Erfassung der parasitaren Komponenten zur exakten Be-schreibung der fur das Kleinsignalverhalten wesentlichen Steilheiten

8Beispielsweise ergibt die Simulation fur einige Kapazitaten negative Werte.

3 Bauelementesimulationen

Kleinsignalmessungen offenbaren lediglich die Auswirkungen nichtquasista-tischer Phanomene. Um jedoch deren Ursachen zu erforschen, bietet sich dieBauelementesimulation als pradestiniertes Werkzeug an.

In diesem Kapitel werden daher Ergebnisse vorgestellt, die mit dem Bau-elementesimulator MEDICITM erzielt werden. So soll ein grundlegendes Ver-standnis fur die Hochfrequenzeigenschaften des MOS-Transistors erzielt, so-wie der Unterschied zur Kompaktmodellierung aufgezeigt werden.

3.1 Vertiefende Betrachtungen

3.1.1 Technologiesimulation

Ziel ist es, sehr genaue AC-Simulationen mit dem Bauelementesimulatordurchzufuhren, um das gemessene Verhalten der Bauelemente bestmoglichwiederzugeben.

Daher werden Technologiesimulationen mit dem Simulator TSUPREMTM an-hand eines industriellen CMOS-Prozesses durchgefuhrt mit dem Impetus,moglichst realitatsnahe Geometriedaten fur die folgenden Bauelementesimu-lationen zu gewinnen. Dabei werden z.B. das Oxidwachstum, die Dotierun-gen sowie deren Ausdiffusionsprozesse simuliert.Das Ergebnis laßt sich in einem speziellen Zwischenformat (TIF1) abspei-chern und in MEDICITM importieren. Es enthalt die Bereichsgrenzen, Dotie-rungsprofile und ein primares Gitter mit den Stutzstellen zur numerischenSimulation.

Tabelle 3.1 faßt die aus der TSUPREMTM-Simulation gewonnenen Bauele-mente zusammen.

1Technology Interchange Format

27

28 Kapitel 3. Bauelementesimulationen

Transistor Weite W Lange L

1 1 µm 0,2 µm2 1 µm 0,25 µm3 1 µm 0,3 µm4 1 µm 0,4 µm5 1 µm 0,5 µm6 1 µm 1 µm7 1 µm 2 µm8 1 µm 5 µm9 1 µm 10 µm

Tabelle 3.1: Ubersicht uber die aus der Technologiesimulation stammen-den Transistoren

3.1.2 Simulationsgitter

Eine weitere Verfeinerung des Gitters ist wahrend der MEDICITM-Simulationmoglich und wird fur den interessierenden Kanalbereich durchgefuhrt. Eszeigt sich, daß der Einfluß des Gitters auf die Simulationergebnisse erst abeiner vertikalen Gitterdichte kleiner 0,5 nm eliminiert werden kann.

Abbildung 3.1 zeigt die aus der Technologiesimulation gewonnene Geometrie.

Der vergroßerte Abschnitt des Drainbereiches laßt die hohe Komplexitat desGitters erahnen. Diese verursacht im folgenden große Simulationsschwierig-keiten: Zum einen werden viele Gitterdreiecke mit uberstumpfen Winkeln(> 160 ) erzeugt, die bei der Auflosung der Simulationsmatrix problema-tisch sind. Zum anderen sind die gewachsenen Flachen — insbesondere unterdem Oxid — nicht eben, was spatere Extraktionen erheblich erschwert.

Beide Problembereiche konnten sich unter großen Einbußen in der Genauig-keit durch manuell erzeugte Eingabegeometrien vermeiden lassen.

Fur Abbildung 3.1 wird mit MEDICITM ein typischer AC-Arbeitspunkt vonUGS = 1,5 V und UDS = 2,5 V simuliert. Man sieht deutlich die durch denDIBL2-Effekt drainseitig erweiterte Raumladungszone (RLZ).Zusatzlich sind im Abstand von je 250 mV Aquipotentiallinien eingezeich-net. Um deren Verlauf auch im Oxid kenntlich zu machen, muß mit einemspeziellen Oxidmodell simuliert werden.

2Drain Induced Barrier Lowering

3.1. Vertiefende Betrachtungen 29

x [µm]

y[µ

m]

0,80,60,40,2−0,0−0,2−0,4

0,6

0,4

0,2

0,0

−0,

2

0,10 0,15 0,20 0,25 0,30

0,1

00,0

50,0

0−

0,0

5

250 mVPoly-GateSource Drain

RLZ

1,5 V0 V 2,5 V

Aquipotentiallinien

Abbildung 3.1: Aus der Technologiesimulation gewonnene Geometrie desTransistors

3.1.3 Parametergewinnung fur den Bauelementesimulator

In einem zweiten Schritt wird der Bauelementesimuator MEDICITM geeicht,um die Simulationergebnisse mit den zuvor gemessenen DC-Charakteristikenin Einklang zu bringen. Dies wird normalerweise nicht praktiziert, da manoftmals nur an qualitativen Ergebnissen interessiert ist.

Eine Aufstellung der Transistorgeometrien, die fur Gleichstrommessungenzur Verfugung stehen, wird in Tabelle 5.4 auf Seite 124 vorgelegt.

Ubliche Parameterextraktionswerkzeuge, wie z.B. IC-CAPTM, erweisen sichwegen der schlechten Kopplung zur extrem zeitaufwendigen Bauelementesi-muation als unpraktikabel. Daher wird MEDICITM uber ein eigens entwickel-tes Shell-Script angesteuert und im Zusammenwirken mit der programmin-ternen LOOP OPTIMIZE -Routine evaluiert.


Beweglichkeitsmodell

Eine hervorragende Bedeutung kommt der richtigen Wahl des Beweglich-keitsmodells zu.

Leider beziehen sich einige dieser Modelle, wie z.B. das Surface MobilityModel (SRFMOB), in MEDICITM lediglich auf die oberste Gitterebene. Diesmacht die Simulationsergebnisse gitterabhangig und ist daher insbesonderefur die verwendete hohe Gitterdichte von bis zu 10000 Knoten unbrauchbar.Die besten Ergebnisse lassen sich mit dem Hochfeld-Beweglichkeitsmodellvon Hewlett-Packard (HPMOB) erzielen, bei dem die Beweglichkeit µ wiefolgt berechnet wird [13, 19]:

µ =µ⊥√√√√√1 +

(µ⊥E‖

VCN.HP

)2

µ⊥E‖

VCN.HP + GN.HP+

(µ⊥E‖

VSN.HP

)2

mit (3.1)

µ⊥ =

MUN0.HP

1 + E⊥

ECN.HP

fur N < NRFN.HP

MUN0 sonst

(3.2)

Quantenmechanik

Quantenmechanische Effekte werden in MEDICITM nach der van-Dort-Na-herung [16] behandelt. Diese erweitert die Bandlucke in Abhangigkeit vomanliegenden vertikalen elektrischen Feld um:

∆Eg,qm =13

9· 4,1 · 10−8 eVcm ·

( εsi

4 kT

)1/3

· |Evert |2/3 (3.3)

Der erste Faktor ergibt sich aus der Schrodinger-Gleichung, der zweite wirdexperimentell ermittelt. Die vergroßerte Bandlucke hat ein Absinken der In-trinsic-Dichte an der Silizium-Grenzschicht zur Folge:

ni,qm = ni · exp

(−∆Eg,qm

2 kT

)(3.4)

Das raumliche Abklingen der quantenmechanischen Beeinflussung der La-dungstrager wird durch eine Verschleifungsfunktion (siehe Anhang D) be-


schrieben.

VF (a) =2 exp

(−a2

)

1 + exp (−2 a2)mit a =

d

dref

(3.5)

Die reduzierte Ladungstragerdichte an der Oxid-Grenzflache wird oftmalsauch durch eine Vergroßerung der elektrisch effektiven Oxiddicke interpre-tiert. Sie hat eine verringerte Einsatzspannung Uth zur Folge.

Simulationen mit obigem Modell zeigen eine Reduktion des Drainstromesum bis zu 8 % (Abbildung 3.2).

0

0,1

0,2

0,3

0,4

0,5

0,6

0 0,5 1 1,5 2 2,5

ID [mA]

UDS [V]UGS = 0,5 . . . 2,5 V, W/L = 1/0,25

QMklassisch

Abbildung 3.2: Vergleich des Drainstroms in klassischer und quantenme-chanischer MEDICI

TM-Simulation

Dies belegt, daß fur Bauelementesimulationen von Viertel-Mikron-Transi-storen mit Oxiddicken dox von etwa 6 nm der klassische Ansatz nicht mehrakzeptabel ist.

Diejenigen Eingabedaten, die bei der Parameterextraktion die besten Uber-einstimmungen mit den Messungen zeitigen, sind in Tabelle 3.2 zusammen-gestellt.

Abbildung 3.3 vergleicht die bei hoher Drain-Source-Spannung aus der Pa-rameteroptimierung gewonnene Transferkennlinie eines typischen Hochfre-quenz-Transistors mit der entsprechenden Messung.


Statement Parameter Value

MODELS HPMOB trueANALYTIC trueCONSRH trueAUGER trueBGN trueQM.PHILI trueQM.NORP -1

MOBILITY SILICON NRFN.HP 1e19MUN0.HP 634ECN.HP 5.2e5VSN.HP 7.736e6VCN.HP 4e6ECN.MU 7.79e4VSATN 1.242e7

INTERFACE MATERIAL=(silicon,oxide) QF -2.5e11

CONTACT NAME=gate WORKFUNC 4.35

Tabelle 3.2: Ubersicht uber die optimierten MEDICITM-Parameter

MessungSimulation

0

1

2

3

4

5

6

0 0,5 1 1,5 2 2,5

ID [mA]

UGS [V]UDS = 2,5 V, W/L = 10/0,25

Abbildung 3.3: Vergleich der gemessenen Eingangskennlinie mit der pa-rameteroptimierten MEDICI

TM-Simulation


3.1.4 Gleichstromsimulation

Inversionsschicht

Mit zunehmender Gate-Bulk-Spannung steigt das Oberflachenpotential φs

an der Grenzflache zwischen dem Kanalbereich und dem Oxid, wodurch dieLocher im Substrat von der Halbleiteroberflache verdrangt werden. Die zu-ruckbleibenden Akzeptorrumpfe NA bilden eine Raumladungszone, derenAusdehnung entsprechend

ydep =

√2

ε0εsi

q

1

NAφs (3.6)

beschrieben werden kann.

Mit zunehmender Gatespannung steigt das Oberflachenpotential φs an derGrenze zwischen Halbleiter und Oxid. Erreicht dieses die Fermispannung φF ,so spricht man von schwacher Inversion; oberhalb von 2φF von starker In-version. Bei letzterer ist der Kanal vollstandig aufgebaut — der in Hochfre-quenzschaltungen benutzte Betriebsmodus des Transistors. Abbildung 3.4stellt diese Zusammenhange fur einen vertikalen Schnitt im Kanal dar.

φF

2 φF

starkeInversion

schwacheInversion

0

0,2

0,4

0,6

0,8

1

0 1 2 3 4 5

NA = 1 · 1017 cm−3φs [V]

UGB − UFB [V]

Uth = 0,72 VUDS = UBS = 0 VUFB = −0,74 V

Abbildung 3.4: Oberflachenpotential in der Mitte des Kanals in Abhan-gigkeit von der Gate-Bulk-Spannung (MEDICI

TM-Simulation)

Die Elektronen bilden infolge der elektrostatischen Anziehung des Gates an


der Halbleiteroberflache eine dunne Schicht aus. Sie losen dort also Locher inihrer Rolle als Majoritatsladungstrager ab. Daher nennt man diesen ZustandInversion. Die Inversionsschicht ist jedoch derart dunn (≈ 5 nm), daß manden Spannungsabfall daruber vernachlassigen kann. Abbildung 3.5 bestatigtdiese auf Seite 8 aufgestellte charge sheet-Naherung.

3 V

0,6 V0,7 V

1 V

UGB = 5 V

1016

1017

1018

1019

1020

0 2 6 8 10 124

UDS = UBS = 0 V

p-Dotierung

n [cm−3]

y [nm]

Abbildung 3.5: Lokale Verteilung der Inversionsschichtladung in der Mittedes Kanals fur verschiedene Gate-Substrat-Spannungen

Zusatzliche Ladungen auf dem Gate werden uberwiegend durch zusatzlicheLadungen in der Inversionsschicht kompensiert. Die Bulkladungsdichte Q′

B

der Raumladungszone bleibt nahezu unverandert und wird durch Multipli-kation der Ionenladungsdichte mit der Tiefe der Raumladungszone (3.6) be-stimmt (depletion-Naherung):

Q′B = −qNA ·

√2

ε0εsi

q

1

NA· φs = −

√2 ε0εsi q NA · φs (3.7)

Somit laßt sich die Große der Inversionsschichtladung herleiten:

Q′Inv = −Q′

G − Q′B = −C ′

ox (UGB − UFB − φs) +√

2 ε0εsiqNAφs (3.8)

Die Große UFB ist die Flachbandspannung. Legt man ferner eine Spannungzwischen Source und Bulk, so erhoht sich das zur (starken) Inversion beno-tigte Potential φs = 2 φF −UBS entsprechend. Mit der Einsatzspannung Uth


(2.40) und dem Substratsteuerfaktor γ (2.41) laßt sich schreiben:

Q′Inv = −C ′

ox (UGB − UFB − (2 φF − UBS)) +√

2 ε0εsi q NA · (2 φF − UBS)

= −C ′ox

(UGB − UFB − (2 φF − UBS) − γ ·

√2 φF − UBS

)

= −C ′ox (UGS − Uth) (3.9)

Bei nicht verschwindender Drain-Source-Spannung ist das Oberflachenpoten-tial und damit auch die Kanalspannung ΦK ortsabhangig (Abbildung 3.6).

ΦK (x) = φs (x) − (2 φF − UBS) (3.10)

0 0,2 0,6 0,8 10

1

2

0,4

ΦK [V]

x/L [−]L = 0,25 µm

UDS = 0,0 V

UDS = 0,5 V

UDS = 1,0 V

UDS = 1,5 V

UDS = 2,0 V

UDS = 2,5 V

∆ΦK

∆x =IDS · ∆Rch

∆x

UGS = 2,5 VUth = 0,4 V

Abbildung 3.6: Verlauf der Kanalspannung uber dem Ort

Der wannenformige Verlauf bei UDS = 0 V liegt in der Diffusionsspannungder Ladungstrager am metallurgischen Ubergangs begrundet. Dieser liegtsymmetrisch etwa bei 40 nm/250 nm = 20 % der Transistorlange. Ihr analy-tischer Verlauf laßt sich uber die Beziehung

IDS = µC ′ox

W

x·[(UGS − Uth)ΦK − Φ2

K

2

](3.11)

herleiten [37]:

ΦK (x) = UGS − Uth −√

(UGS − Uth)2 − 2

[(UGS − Uth)UDS − U2

DS

2

]· x

L

(3.12)


Fur kleine Drainspannungen verlauft sie linear, da sich der Kanalwiderstanduber dem Ort nicht andert. Bei großeren Spannungen steigt der differentielleKanalwiderstand.

Einsatzspannung

Im vorigen Abschnitt kam die Einsatzspannung Uth zur Verwendung, welchesich analytisch durch Gleichung (2.40) berechnen laßt. In der Praxis wirdsie aus Messungen und Simulationen extrahiert. Ein mogliches Verfahren istdas sog. Zielstromverfahren: Dabei wird die Einsatzspannung aus derjenigenGatespannung bestimmt, bei der der normierte Drainstrom einen gewissenWert IZ ubersteigt.

Uth = UGS (IDS = IZ · W/L) (3.13)

Abbildung 3.7 stellt die Abhangigkeit der Einsatzspannung von der Gate-lange fur jeweils zwei verschiedene Zielstrome und Drainspannungen dar.

IZ =70 nA40 nA70 nA40 nA

UDS =0,1 V0,1 V2,5 V2,5 V

0,3

0,35

0,4

0,45

0,5

0,55

0,1 0,2 0,5 1 2 5

Uth [V]

L [µm]W = 1 µm0,3

Abbildung 3.7: Nach dem Zielstromverfahren extrahierte Einsatzspan-nung


Abschnurpunkt

Die Sattigung ist der herausragende Betriebsbereich in Hochfrequenz-Schal-tungen. Hier wirkt die Kanallange Lch verkurzt, da die Ladungstragerdichtejenseits des pinchoff point vernachlassigbar klein ist.3 Die Lage dieses Ab-schnurpunktes kann man aus der Umkehr der vertikalen Feldkomponenteermitteln. Dies ist in Abbildung 3.8 dargestellt. Knapp oberhalb der Ein-

UGS = 2,5 V2,0 V1,5 V1,0 V0,5 V0,0 V

−6

−4

−2

0

2

4

6

8

0 0,1 0,2 0,3 0,4 0,5 0,6 0,7 0,8 0,9 1

−Ey [105 V/cm]

x/Lch [−]UDS = 2,5 V L = 0,25 µm

∆L/Lch

Abbildung 3.8: Verkurzung der Kanallange bei zunehmender Sattigung

satzspannung ist der Kanal auf etwa 3/4 des metallurgischen Abstands ver-kurzt. Das Hineinwandern des Punktes, an dem Ey = 0 ist, beginnt nichtexakt bei UGD = UGS −UDS = 0 V, da zum einen der metallurgische Uber-gang einen Feldbeitrag liefert und zum anderen das dortige Potential um denSpannungsabfall im Draingebiet reduziert ist.

3siehe Abbildung 3.22 auf Seite 52


3.2 Kleinsignalsimulation

3.2.1 Methodik

Ubliche Ansatze uber eine Ladungsaufteilung haben zwei Nachteile: Zumeinen fuhren sie nur an Knoten mit dielektrischer Isolierung, die einen reinenVerschiebestrom aufweisen, zu korrekten Kapazitatsbelagen. Zum anderensind die so gewonnenen Kapazitaten stets quasistatische Niederfrequenzwer-te.

Im Gegensatz hierzu arbeitet MEDICITM mit einem nichtquasistatischen An-satz nach [54], bei dem neben den Spannungen auch die Potentiale undLadungstragerdichten sinusformig variiert werden:

U = U0 + U · ejωt (3.14)

ψ = ψ0 + ψ · ejωt (3.15)

n = n0 + n · ejωt (3.16)

p = p0 + p · ejωt (3.17)

Dadurch wird die Große der Losungsmatrix verdoppelt, was den hohen Re-chenaufwand erklart (siehe Kapitel 3.4).

3.2.2 Transitfrequenz

Aus dem Kleinsignalersatzschaltbild laßt sich die Transitfrequenz folgender-maßen berechnen:

ft =gm

2 πCGG(3.18)

Sie ist unabhangig von der Transistorweite, da sowohl gm wie auch CGG mitder Weite skalieren,

gm ∝ W/L und CGG ∝ WL (3.19)

und sinkt quadratisch mit zunehmender Lange.

Oberhalb der Einsatzspannung ist die Gatekapazitat4 annahernd spannungs-unabhangig. Der Verlauf der Transitfrequenz uber den Arbeitspunkten be-sitzt daher eine der Gatesteilheit gm ahnliche Charakteristik. Abbildung 3.9zeigt dies anhand eines Transistors mit W/L = 1 µm/0,25 µm.

4Eine gemessene Kapazitatscharakteristik befindet sich auf Seite 90.5Im Unterschwellstrombereich fallt die Transitfrequenz auf einen Wert von etwa 1MHz.

3.2. Kleinsignalsimulation 39

0

5

10

15

20

25

30

35

40

45

0 0,5 1 1,5 2 2,5

ft [GHz]

UGS [V]

UDS = 2,5 V2,0 V1,5 V1,0 V0,5 V

L = 0,25 µm

Abbildung 3.9: Transitfrequenz in Abhangigkeit vom Arbeitspunkt5

Der Vollstandigkeit halber sei auch die Formel fur die maximale Oszillati-onsfrequenz (Gleichung (B.20)) aufgefuhrt:

fmax =

√ft

8 πRinCDG(3.20)

Wegen

Rin ∝ 1

Wund CDG ∝ W (3.21)

ist auch diese naherungsweise weitenunabhangig.

3.2.3 Eingangswiderstand

Ein Schwerpunkt der in Kapitel 4 zu entwickelnden Kleinsignalbeschreibungliegt in der Modellierung des Eingangswiderstands.

Dieser errechnet sich als Realteil des Verhaltnisses aus den am Gate auftre-tenden Spannungen und Stromen unter der Nebenbedingung, daß an allenanderen Knoten keine Kleinsignalspannungen anliegen:

Rin ≡ (

ugs

ig

)∣∣∣∣uds=ubs=0

(3.22)


Abbildung 3.10 verdeutlicht, daß das klassische Kleinsignalersatzschaltbildvon Seite 20 den in realiter auftretenden Eingangswiderstand nicht zu erkla-ren vermag.

S

G

CGS

CGD

D

S

CDSg0gmbubsgmugs

ugs

ig

Abbildung 3.10: Klassisches Kleinsignalersatzschaltbild unter der Neben-bedingung uds = ubs = 0 V

Die Nebenbedingung des kleinsignalmaßigen Kurzschlusses besagt, daß derEingangswiderstand aus der Admittanz gewonnen werden muß und nicht alsEingangsimpedanz verstanden werden darf, bei dem die Strome verschwin-den.

Rin ≡ (

ugs

ig

)∣∣∣∣uds=ubs=0

= (

1

YGG

)

!

= (

ugs

ig

)∣∣∣∣id=ib=0

= (ZGG)

(3.23)

Der Eingangswiderstand ist im betrachteten Bereich unabhangig von derFrequenz.

Rin = Rin (f) (3.24)

Abbildung 3.11 zeigt dies fur alle Arbeitsbereiche.

Er sinkt jedoch — ahnlich dem Kanalwiderstand — mit steigender Gate-spannung. Dies ist aus Abbildung 3.12 ersichtlich, deren Daten an einemTransistor mit W/L = 1/1 simuliert wurden. Die Einsatzspannung fur die-sen Transistor ist aus Abbildung 3.7 auf Seite 36 zu Uth = 0,38 V ablesbar.6

Befindet sich der Transistor in Sattigung (UGS −Uth < UDS), so ist der Ein-gangswiderstand unabhangig von der Drainspannung. Dies wird deutlicher,wenn man ihn uber UDS auftragt wie in Abbildung 3.13.

6Als Randbedingung dieser Extraktion fungieren IZ = 70nA bei UDS = 0,1V.

3.2. Kleinsignalsimulation 41

UGS =1,5 V1,5 V0,3 V

UDS =2,5 V,0,1 V,2,5 V,

0

50

100

150

200

250

300

350

400

0 0,5 1 1,5 2 2,5 3 3,5 4 4,5 5

Rin = (1/Y11) [Ω]

f [GHz]

Widerstandsbereich

Unterschwellstrombereich

Sattigungsbereich

W/L = 1 µm/0,25 µm

Abbildung 3.11: Frequenzunabhangigkeit des Eingangswiderstands

0

500

1000

1500

2000

0 0,5 1 1,5 2

Rin [Ω]

UDS = 2,5 V2,0 V1,0 V1,5 V0,5 V0,0 V

W/L = 1/1, Uth = 0,38 V UGS − Uth [V]

Abbildung 3.12: Gatespannungsabhangigkeit des Eingangswiderstands


bereichWiderstands-

bereichSattigungs-

0

200

400

600

800

1000

1200

1400

0 0,5 1 1,5 2 2,5

Rin [Ω]

UDS [V]

UGS = 1,0 V1,5 V2,0 V2,5 V

W/L = 1 µm/1 µm

Abbildung 3.13: Drainspannungsabhangigkeit des Eingangswiderstands

3.3. Transiente Simulation 43

3.3 Transiente Simulation

Dieses Kapitel stellt die Ergebnisse umfangreicher zeit-transienter Simula-tionen vor.Sie dienen dem tieferen Verstandnis der hochfrequenten Vorgange im Transi-stor sowie der Verifikation der aus der AC-Simulation gewonnenen Erkennt-nisse.

3.3.1 Methodik

Da MEDICITM keine sinusformigen Transienten kennt, mussen diese durchsehr kleine lineare Spannungsvariationen genahert werden. Fur jede zu si-mulierende Frequenz wird also die Sinuskurve der anliegenden Spannung inviele kleine lineare Spannungsanderungen aufgeteilt. Es zeigt sich, daß dieErgebnisse erst ab 256 Zeitschritten pro Sinuswelle stutzstellenunabhangigwerden (Abbildung 3.14).

(YDG)

(YGD)

(YGD)

(YDG)

(YDD)

(YGG)

(YDD) (YGG)

−0,2

−0,1

0

0,1

0,2

0,3

0,4

16 32 64 128 256

Yij [10−3 Mho/µm]

Anzahl der Zeitschritte pro Periode [−]

W/L = 1/0,25, f = 48,1 GHz

UGS = 2,5 V, UDS = 2,5 V

Abbildung 3.14: Abhangigkeit der extrahierten Admittanzen von der An-zahl der bei der transienten Simulation verwendeten Stutzstellen im Ver-gleich zum Ergebnis der AC-Simulation

Fur den Einschwingprozeß sind in der Regel zwei Perioden ausreichend.

Abbildung 3.15 illustriert die Vorgehensweise anhand eines W/L = 1/0,25-Transistors, bei dem die Gatespannung ausgehend von UGS = 2,5 V miteiner Frequenz von 48,1 GHz periodisch um 10 mV ausgelenkt wird.


2,5

2,51

2,49

2,505

2,495

0 5 10 20 25 30 35 40 45

UGS [V] I [µA]

−4

−3

−1

0

1

3

4

2

−2

t [ps]15

UDS = 2,5 V, 512 lineare Zeitschritte

IG (t)

UGS (t)

ID (t)−ID(DC)

ϕ (IG)

ϕ (ID)

Abbildung 3.15: Transienter Verlauf der simulierten Spannungen undStrome

Der Gatestrom lauft der Gatespannung in erster Naherung um 90 voraus:7

IG (t) = CGG · d UGS (t)

dt= CGG · d ugs sin (ωt)

dt(3.25)

= ωCGG · ugs cos (ωt) = ωCGG · ugs sin (ωt + π/2) (3.26)

Aus den simulierten Transienten lassen sich Amplitude und Phasengang derStrome ermitteln und somit die Leitwerte und Kapazitaten berechnen. Diegenaue Vorgehensweise ist in Kapitel 6.3.2 ausfuhrlich beschrieben.

3.3.2 Stromverhalten

Fur den wichtigsten AC-Fall, namlich das Anlegen eines Hochfrequenzsignalsan das Gate, werden umfangreiche Bauelementesimulationen durchgefuhrt.Sie dienen zur Erfassung nichtquasistatischer Effekte unter Miteinbeziehungaller parasitarer Einflusse. Diese Ansteuerung des Transistors entspricht demauf Seite 40 gezeigten klassischen Kleinsignalersatzschaltbild.

Auf die spezielle Methodik und die Probleme bei der Extraktion der Ergeb-nisse wird in Kapitel 6.3.1 eigens eingegangen.

7Der prinzipielle Verlauf des Gatestromes uber der Gatespannung ist in Form eines”Dau-

menkinos“ in der rechten unteren Ecke dieser Arbeit angedeutet.


Gatestrom

Durch die kapazitive Kopplung erhalt man — im Gegensatz zum Gleich-spannungsbetrieb — einen Strom uber das Gate (Abbildung 3.16).

0,3 µm

L=0,2µm0,25 µm

5,0 µm2,0 µm1,0 µm0,5 µm0,4 µm

0

2

4

6

8

10

12

14

16

18

20

0 5 10 20 25 30 35 40 45 50f [GHz]

|IG (t)| [µA/µm]

15UGS = 1,5 V, UDS = 2,5 V, ugs = 10 mV

Abbildung 3.16: Amplitude des transient simulierten Gatestroms uber derangelegten Frequenz

Dieser steigt, entsprechend

ig = 2 πC ′ox · WL · f · ugs (3.27)

proportional zur Gatelange und der Frequenz an. Fur extrem hohe Frequen-zen und lange Transistoren laßt sich ein Abbiegen der Kurven feststellen.

Dies kann derart interpretiert werden, daß die elektrisch wirksame Kanalfla-che bei Einsetzen der Nichtquasistatik verkurzt wird, die effektive Kapazitatsomit bei steigender Frequenz abnimmt.8

Abbildung 3.17 zeigt die Phasenverschiebung ϕ des Gatestroms uber derFrequenz. Diese bezieht sich — wie auch in den folgenden Darstellungen —auf die angelegte Gatespannung.

Die von 90 abweichende Phase bewirkt einen Realanteil im Gatestrom. Dieswiederum hat einen nicht verschwindenden Eingangswiderstand zur Folge.

Daß die Phase fur kleine Frequenzen nicht genau 90 ergibt, hat zwei Grun-de: Die kleinste simulierte Frequenz betragt 10 MHz, ein Verschwinden der

8siehe auch Abbildung 6.1 auf Seite 132


0,3 µm

L=0,2µm0,25 µm

5,0 µm2,0 µm1,0 µm0,5 µm0,4 µm

80

81

82

83

84

85

86

87

88

89

90

0 5 10 20 25 30 35 40 45 50f [GHz]

ϕ (IG (t)) []

15UGS = 1,5 V, UDS = 2,5 V, ugs = 10 mV

Abbildung 3.17: Phase des transient simulierten Gatestroms zur Gate-spannung uber der angelegten Frequenz

Phase tritt strenggenommen erst bei f → 0 ein. Zum anderen sind die Strome(siehe Abbildung 3.16) in diesem Bereich extrem klein, was die Extraktionder Phase außerst erschwert.

Sourcestrom

Fur den Sourcestrom ergibt sich ein zunachst schwer verstandliches Verhal-ten (Abbildung 3.18).

Fur kleine Frequenzen verhalt sich der Sourcestrom wie in der DC-Beschrei-bung. Aus den Gleichungen (2.37) und (2.38) folgt, daß der Strom steigt, jekleiner der Transistor ist.

− is (f → 0) = id (f → 0) = gm · ugs (3.28)

= β (UGS − Uth) (1 + λUDS) · ugs

= (UGS − Uth) [(1 + λUDS) · ugs] · µC ′ox · W

L

Im betrachteten Fall kann man uds = 0 setzen.


0,3 µm

L=0,2µm0,25 µm

5,0 µm2,0 µm1,0 µm0,5 µm0,4 µm

0

1

2

3

4

5

6

0 5 10 20 25 30 35 40 45 50f [GHz]

|IS (t)| [µA/µm]

15UGS = 1,5 V, UDS = 2,5 V, ugs = 10 mV

Abbildung 3.18: Amplitude des transient simulierten Sourcestroms uberder angelegten Frequenz

Beim Ubergang zu hoheren Frequenzen kommt die Source-Gate-Kapazi-tat CSG zum Tragen:

|is| = |(gm + jω · CSG) · ugs| (3.29)

=

√g2

m + (ωCSG)2 · ugs = ωCSG ·

√1 +

g2m

ω2C2SG

· ugs

Sie reprasentiert denjenigen Anteil der Inversionsladung, der der Source zu-gerechnet werden kann, wachst also mit steigender Gatelange.

CSG ∝ L (3.30)

Dies erklart, warum bei hoheren Frequenzen die Langkanaltransistoren mehrStrom liefern. Steigert man die Frequenz weiter, so verringert sich — in Ana-logie zu dem beim Gatestrom gesagten — die elektrisch wirksame Kanallan-ge auf ein durch die Tragheit der Ladungstrager bestimmtes Maß und dieeffektive Source-Gate-Kapazitat sinkt.

Neben der Amplitude ist die Phasenverschiebung die zweite wichtige Gro-ße. Sie steigt zunachst proportional zur Frequenz. Ihr Verlauf ist in Abbil-dung 3.19 uber der Frequenz dargestellt.


0,3µm

L=0,2µm0,25µm

5,0µm2,0µm1,0µm0,5µm0,4µm

0

1/8 π

1/4 π

0 5 10 20 25 30 35 40 45 50

ϕ (IS (t)) [rad]

f [GHz]15

UGS = 1,5 V, UDS = 2,5 V, ugs = 10 mV

Abbildung 3.19: Phase des transient simulierten Sourcestroms uber derangelegten Frequenz


Drainstrom

Der Drainstrom verhalt sich im Niederfrequenzbereich analog zum Source-strom (Abbildung 3.20).

0,3 µm

L=0,2µm0,25µm

5,0 µm2,0 µm1,0 µm0,5 µm0,4 µm

0

0,5

1

1,5

2

2,5

3

3,5

0 5 10 20 25 30 35 40 45 50f [GHz]

|ID (t)| [µA/µm]

15UGS = 1,5 V, UDS = 2,5 V, ugs = 10 mV

Abbildung 3.20: Amplitude des transient simulierten Drainstroms uberder angelegten Frequenz

Fur hohere Frequenzen zeigen sich jedoch Unterschiede: Hier ist der Drain-strom der Langkanaltransistoren stets niedriger als derjenige der Kurzkana-ler. Dies weist darauf hin, daß die Drain-Gate-Kapazitat einen geringerenBeitrag verursacht als die Source-Gate-Kapazitat.

Die Steigungen der Kurven sind fur alle Gatelangen in etwa gleich; die Drain-Gate-Kapazitat ist somit keine Funktion der Lange.

CDG = CDG (L) (3.31)

Bemerkenswert ist das Absinken des Strombetrages bei niedrigen Frequenzenfur Transistoren mit uber 1 µm Gatelange. Diese Langkanaler befinden sichschon jenseits ihrer Transitfrequenz (|ID (t) | < |IG (t) |), was durch Vergleichmit Abbildung 3.16 ersichtlich ist.

Die Transitfrequenz der Transistoren ließe sich aus dem Schnittpunkt derKurven in den Abbildungen 3.16 und 3.20 ermitteln.

Abbildung 3.21 zeigt die Phasenverschiebung des Drainstroms uber der an-gelegten Frequenz.


0,3µm

L=0,2µm0,25µm

5,0µm2,0µm1,0µm0,5µm0,4µm

0

−1/4 π

−1/2 π

−3/4 π

0 5 10 20 25 30 35 40 45 50

ϕ (ID (t)) [rad]

15UGS = 1,5 V, UDS = 2,5 V, ugs = 10 mV f [GHz]

Abbildung 3.21: Phase des transient simulierten Drainstroms uber derangelegten Frequenz

Die Phase wachst zunachst proportional zur Frequenz, bevor sie sich demWert −π/2 = −90 asymptotisch annahert, d.h. im Hochfrequenzbereichwirkt der Transistor wie ein kapazitiver Kurzschluß.

Hier ergibt sich ein weiterer Unterschied zum Sourcestrom: Bei diesem na-herte sich die Phasenverschiebung in den Simulationsergebnissen nicht π/2,sondern nur π/4 = 45 (vgl. Abb. 3.19 und 3.21).

Auf die Einzelheiten dieser Gegenkopplung wird bei der Beschreibung des

”inneren Miller-Effekts“ (Kapitel 4.2.2) naher eingegangen.

In den vorangegangenen Abbildungen fallt auf, daß die Summe der darge-stellten Strome nicht Null ist.Dies ist auch korrekt, da zu einem beliebigen Zeitpunkt zwar die Erhaltungder Strome gilt, nicht jedoch deren Betrage:

IG (t) + ID (t) + IS (t) = 0 (3.32)

aber: |IG (t)| + |ID (t)| + |IS (t)| =√

IG (t)2

+

√ID (t)

2+

√IS (t)

2!

= 0 (3.33)


3.3.3 Verhalten der Inversionsschicht

Das mit der Zeit variierende Verhalten der Inversionsschicht ist der AC-Analyse nicht zuganglich. Nur eine transiente Simulation nach der obig be-schriebenen Methode gibt hieruber Aufschluß.

Widerstandsbereich

Der Widerstandsbereich wird in der Kleinsignalbetrachtung oftmals vernach-lassigt. Dabei existieren durchaus Schaltungen, wie z.B. Mischer-Schaltun-gen, die auch diesen Betriebsmodus durchfahren.

Im linearen Bereich (kleine Drain-Source-Spannung) verlauft die Kanalinver-sion annahernd symmetrisch uber dem Ort. Legt man eine kleine Storung

UGS (t) = UGS + ugs · sin (ωt) (3.34)

an das Gate, so variiert die Ladungstragerkonzentration nach (3.9) in etwaproportional zu den Spannungsverhaltnissen der DC- und AC-Ansteuerung:

n (t) − n ≈ ugs

UGS· n =

10 mV

1,5 V· n ≈ 7 % · n (3.35)

Abbildung 3.22 zeigt, daß der Kanal uber seine gesamte Lange

Lch = L − 2 Lov = 270 nm − 2 · 43 nm = 184 nm (3.36)

hinweg sinusformig auf- und abgebaut wird.9

Sattigungsbereich

Im Sattigungsbereich fallt die Ladungstragerdichte zur Drain hin stark ab.Doch auch die Anderung der Ladungsverteilung bei Kleinsignalansteuerungvollzieht sich vornehmlich auf der Sourceseite, wie Abbildung 3.23 zeigt.Wie schon im vorigen Bild wird fur einen Transistor mit einem W/L von1 µm/0,27 µm eine Frequenz von 40 GHz transient emuliert.

9Aus Grunden der Ubersichtlichkeit wurde nicht jeder Punkt gezeichnet. Die simulierteAuflosung lag um den Faktor Vier hoher.


1018

1019

1020

0 20 40 60 80 100 120 140 160 180x [nm]

n [cm−3] UGS = 1,5 V, UDS = 0,1 V, W/L = 1/0,27

Source Drain

b)

a)

120160

x [nm]

05

1015

2025

t [ps]

−3 · 1017−2 · 1017−1 · 1017

1 · 10172 · 10173 · 1017

ugs = 10 mV, f = 40 GHz

040

80

0

Source

Drain

n(t) − n [cm−3]

Abbildung 3.22: Verlauf der lateralen Elektronenkonzentration an derHalbleitergrenzschicht im Widerstandsbereich (MEDICI

TM):a) Inversion bei Gleichspannungb) Ladungsanderung bei Anlegen eines AC-Signals


1015

1016

1017

1018

1019

1020

0 20 40 60 80 100 120 140 160 180x [nm]

n [cm−3] UGS = 1,5 V, UDS = 2,5 V, W/L = 1/0,27

Source Drain

040

80120x [nm]

05

1015

2025

t [ps]

−3 · 1017

−1 · 1017

1 · 10172 · 10173 · 1017

−2 · 1017

ugs = 10 mV, f = 40 GHzn(t)−n [cm−3]

0

160

Source

Drain

b)

a)

Abbildung 3.23: Verlauf der lateralen Elektronenkonzentration an derHalbleitergrenzschicht im Sattigungsbereich (MEDICI

TM):a) Inversion bei Gleichspannungb) Ladungsanderung bei Anlegen eines AC-Signals


3.4 Vergleich der Analysearten

Abschließend sollen die in MEDICITM fur eine Auslenkung der Gate- resp.der Drainspannung von jeweils 10 mV aus der transienten Simulation gewon-nenen Ergebnisse mit denen aus der Kleinsignalsimulation verglichen werden(Abbildung 3.24).

DD

GG

DG

GD

−0,05

0

0,05

0,1

0,15

0,2

0,25

0,3

0 5 10 15 20 25 30 35 40 45 50f [GHz]

G = (Yij) [10−3 Mho/µm] mit Symbol: transient, ohne Symbol: AC

gm

g0

−0,2

−0,1

0

0,1

0,2

0,3

0,4

0 5 10 20 25 30 35 40 45 50

B = (Yij) [10−3 Mho/µm]

GG

GD

DD

DG

mit Symbol: transient, ohne Symbol: AC

2 πCox

f [GHz]15

UGS = 2,5 V, UDS = 2,5 V, W/L = 1/0,25

Abbildung 3.24: Vergleich der aus der transienten Simulation extrahiertenKonduktanzen und Suszeptanzen zum Ergebnis der AC-Simulation

3.4. Vergleich der Analysearten 55

Dabei sei nochmal herausgestellt, daß es sich bei den zwei vorgestellten An-satzen um grundsatzlich verschiedene Methodiken (3.2.1 und 3.3.1) handelt!

Die Real- und Imaginarteile der Admittanzen werden hierbei getrennt be-trachtet.Wahrend die Deckungsgleichheit der Suszeptanzen

B = (Y ) = ωC (3.37)

frappierend ist, zeigen sich leichte, aber unwesentliche Differenzen in denKonduktanzen.

G = (Y ) (3.38)

Die Ergebnisse belegen die hohe Gute der Kleinsignalsimulationsmethodikin MEDICITM. Da diese jedoch nur an den Terminals evaluierbar ist, machtsie die transiente Betrachtung insbesondere fur das Verstandnis der Inversi-onsladung nicht obsolet.

Rechenzeit

Tabelle 3.3 vergleicht die relativen Rechenzeiten der verschiedenen Simula-tionsarten zur Ermittlung des AC-Verhaltens.

Art der Simulation Programm CPU-Zeit

Schaltungssimulation SABERTM AC 1Bauelementesimulation MEDICITM AC ≈ 700Bauelementesimulation MEDICITM transient ≈ 6000

Tabelle 3.3: Relative Rechenzeit einer AC-Analyse fur verschiedene Simu-lationsarten (1=0,028 Sekunden pro Arbeits- und Frequenzpunkt)

Sie sind jedoch nur als Anhaltspunkt zu verstehen, da sie von der Anzahl derKnoten und der verwendeten Modelle bei der Bauelementesimulation sowievon der verlangten Genauigkeit bei der Schaltungssimulation abhangen. DerAbsolutwert hangt naturlich primar von der verwendeten Rechenplattform10

ab.

Der angefuhrte Vergleich bestatigt die Erfordernis von AC-Kompaktmodel-len fur Schaltungssimulatoren.

10Zur Evaluierung der Rechenzeiten wurde eine Sun Sparc Ultra II mit 300MHz unterSolaris 2.6 verwendet.


Da Hochfrequenzschaltungen jedoch nur aus einigen wenigen Bauteilen be-stehen, kann fur eine AC-Analyse hoher Genauigkeit eine Bauelementesimu-lation (z.B. mit MEDICITM) in Erwagung gezogene werden.

4 Nichtquasistatisches

Kleinsignalmodell

Die Modellierung von Bauelementen fur den Gleichstromfall unterscheidetsich grundsatzlich von deren Wechselstrommodellierung: Wahrend erstereauf die Absolutwerte der Strome und Ladungen in Abhangigkeit von denangelegten Spannungen abzielt, hebt die AC-Modellierung auf deren infini-tesimale Veranderung uber der Zeit resp. im Frequenzraum ab. KonkreteAufgabe ist es daher, die im Bauelement vorkommenden Leitwerte und Ka-pazitaten zu erfassen.

4.1 Beschreibung der Widerstande

Fur die Leistungsanpassung des MOS-Transistors ist der Eingangswider-stand Rin eine maßgebliche Große. Er setzt sich aus den Widerstanden desGates, des Kanals und des externen Transistors zusammen.

Das erste Kapitel widmet sich der Frage, wie man aus den im Arbeitspunktberechneten die fur die Kleinsignalanalyse relevanten Widerstande erhalt.Die elektrisch wirksamen Kleinsignalwiderstande ergeben sich aus der Ana-lyse eines verteilten Widerstandsnetzwerks.

4.1.1 Gatewiderstand

In diesem Abschnitt soll der Einfluß des Gates untersucht werden. Wie ausder Abbildung 4.1 ersichtlich ist, wird der Gatestrom senkrecht zum Ka-nal zugefuhrt. Man muß daher in diesem Kapitel erstmals den Transistordreidimensional betrachten.

Da mit dem Widerstand auch das gateinduzierte Rauschen ansteigt, ist manbestrebt, den Gatewiderstand moglichst gering zu halten.

57

58 Kapitel 4. Nichtquasistatisches Kleinsignalmodell

L

W

Bulk

y

x

z

nn

DrainGateSourceig

p

Abbildung 4.1: MOS-Feldeffekt-Transistor

Das Gate wird aus Grunden der Niederohmigkeit aus zumeist silizidiertemPolysilizium oder metallischen Materialien gefertigt. Aufgrund der homoge-nen Beschaffenheit laßt sich sein Gleichstromwiderstand wie der einer Lei-terbahn berechnen:

R = ρ · ∆z

∆x · ∆y= ρ · W

L · ∆y=

ρ

∆y· = R · (4.1)

mit ρ =1

nqµn[ρ] = Ωm (4.2)

Mit ρ wird hierbei der spezifische Widerstand und mit ∆y die Schichtdickedes Gatematerials bezeichnet, ist Anzahl der Leiterbahnquadrate. Letztereberechnet sich in Richtung des Stromflusses aus W/L.

Mit [26] laßt sich eine typische Großenordnung fur ein 1000 nm dickes Gateaus Polysilizium mit = 10 µm/0,25 µm abschatzen:

RG = R · ≈ 760 µΩcm

1000 nm· 40 = 7,6 Ω/ · 40 ≈ 300 Ω (4.3)

Da im DC-Fall im Gate kein Strom fließt, existiert kein Spannungsabfall uberdas Gate. Dies ist der Grund, warum in der Modellierung das Gate nur furtransiente oder AC-Anwendungen von Bedeutung ist.

4.1. Beschreibung der Widerstande 59

Transmission line

Das Gate entfaltet seine Wirkung auf den Kanal durch ein verteiltes Netz-werk aus Widerstanden und Kapazitaten (Abbildung 4.2).

RG/n

Cox/n

RG/n

Cox/n

RG/n

Cox/n

RG/n

Cox/n

︸︷︷︸Z1︸︷︷︸

Z2

n RC-Glieder

︸︷︷︸

querschnittKanal-

Gateoxid

Gate

W

dox

G

Abbildung 4.2: Interpretation des Gates als transmission line

Sein Gesamtwiderstand laßt sich in Kettenbruchdarstellung schreiben unditerativ berechnen:

Z1 = RG/n +1

jωCox/n

Z2 = RG/n +

(1

jωCox/n‖Z1

)

= RG/n +1

jωCox/n +1

RG/n +1

jωCox/n...

Zn (4.4)

Die analytische Losung wird schon ab einigen wenigen Gliedern sehr kom-plex. Wertet man jeweils den Realteil aus und vernachlassigt dabei unter derAnnahme

ωCoxRG 1 (4.5)


Terme hoherer Ordnung, so zeigt sich die Darstellbarkeit in einer Reihe:

(Zn) =1

n3

n∑

i=1

i2 · RG (4.6)

Diese ist fur n → ∞ konvergent [10] und fuhrt zu folgendem Resultat:

limn→∞

Zn = 1/3 RG +1

jωCox

(4.7)

Eine numerische Auswertung bestatigt das Ergebnis.

Die Gultigkeit der getroffenen Einschrankung ωCoxRG 1 laßt sich durchVergleich von (4.3) mit einer Abschatzung der Imaginarkomponente unterdenselben Geometrieverhaltnissen (dox = 6 nm) belegen:

1

ωCox

=1

ωC ′oxWL

≈ 1

2 π · 1 GHz · 5,8 fF/µm2 · 10 µm · 0,25 µm≈ 10 kΩ

Simuliert man die transmission line aus Abbildung 4.2 in einem Schaltungs-simulator und variiert dabei die Anzahl der miteinbezogenen inneren Knoten,so bestatigt sich obige Beobachtung (Abbildung 4.3): Der wirksame Gatewi-

30

40

50

60

70

80

90

100

1 10 100 1000Anzahl der Knoten

W = 100 µm

R/RG [%]

1 µm

≈ 1n3

∑ni=1 i2

Abbildung 4.3: Schaltungssimulierter Gatewiderstand RG in Abhangig-keit von der Anzahl der RC-Glieder im Gate

derstand sinkt mit zunehmender Knotenanzahl asymptotisch auf 33 % seinesWertes.


Verringert man die Weite des Transistors, so wird sowohl der Gatewiderstandals auch die Oxidkapazitat zu gleichen Teilen kleiner. Dennoch fallt die Kurvemit annahernd gleicher Charakteristik ab.

Das Ergebnis laßt sich aber auch umgekehrt interpretieren: Mochte manbeispielsweise einen verteilten Widerstand mit einer Genauigkeit von 20 %simulieren, so sind acht innere Knoten hierfur ausreichend.

Fingerstruktur

Abbildung 4.4 zeigt schematisch ein Layout fur einen Transistor mit Finger-struktur. Dabei werden die Bahnen von Gate, Source und Drain kammformigineinander verzahnt. Man erhalt so zu gegebener Weite mehrere, aber dafurkurzere Bahnen. Dabei bezeichnet nF die Anzahl der Finger.

Widerstandsberechnung Um zu klaren, wie sich die Aufteilung des Gatesin mehrere Finger auf die Modellierung auswirkt, ist in Abbildung 4.5 dessenErsatzschaltbild uber dem aktiven Teil des Transistors aufgezeigt.1

Die Teilung eines langen Gates in mehrere kurzere Stucke entspricht einerParallelschaltung von nF Transistoren gleicher Lange, aber mit einer aufW/nF verkurzten Weite.

Dabei bleibt die Gesamtkapazitat erhalten:

Cges = nF · W

nFL · Cox = C ∼ W · L = f (nF ) (4.8)

Es andert sich jedoch der Widerstand:

Rges =1

1R/nF

+ 1R/nF

+ · · · + 1R/nF︸︷︷︸

nF Transistoren mit R/nF

=R/nF

nF=

R

n2F

∼ W

L· 1

n2F

(4.9)

Technologisch ublich sind bis zu zehn Finger; der Gatewiderstand laßt sichsomit durch die Finger auf bis zu 1/102 = 1 % drucken.

Besonders betont werden muß, daß der Kanalwiderstand — wie auch dieSource- und Drainwiderstande — nicht von nF abhangen!

1Die Linie A-A’ aus Abbildung 4.4 wird dabei zunachst als Aquipotentiallinie angesehen.


F

F

ID

Gate

Drain

SourceA

A’

W/F ·nF

L/F

Abbildung 4.4: Schematische Darstellung eines Layouts mit W/L = 32,L = Lmin = F und vier einseitig angeschlossenen Gatefingern

Parasitarer Gatewiderstand

Der parasitare Gatewiderstand vom Anschluß des Gates bis zum aktivenTransistorgebiet uber dem Kanal2 liegt in Serie zum bisher behandelten Wi-derstand. Er kann wie eine Leiterbahn behandelt werden, da sein Widerstandim Gegensatz zum aktiven Gatematerial nicht kapazitiv verteilt ist.

RG = R · 1

3 n2F

· W

L+ Rpar (4.10)

Bei den Fingerstrukturen verlaufen die Polybahnen kammformig. Zur Be-

2Diese Abgrenzung ist in Abbildung 4.4 von Seite 62 durch die Linie A-A’ markiert.


L, W L, W/nF L, W/nFL, W/nF

︸︷︷︸nF Finger

=⇒

Abbildung 4.5: Ersatzschaltbild eines Transistors mit Gatefingern

rechnung des Widerstands einer solchen Struktur muß Gleichung (4.2) umeinen Korrekturterm k erweitert werden.

Rpar = R · (par + k) (4.11)

Die Herleitung sowie Beispiele solcher Korrekturterme werden im Anhang Eausfuhrlich erlautert.

Abbildung 4.6 zeigt das bisher entwickelte Kleinsignalersatzschaltbild desMOS-Transistors unter Hinzufugung des Gatewiderstands. Außerdem be-inhaltet diese Darstellung auch die im weiteren Verlauf benotigten Uberlapp-kapazitaten (CGD,ov , CGS,ov ) sowie die Sperrschichtkapazitaten CDB = CjD

und CBS = CjS.3

Beidseitiger Gateanschluß

Eine Variante des bisher behandelten Layouts liegt vor, wenn das Gate beid-seitig angeschlossen wird.

Aus Symmetriegrunden liegen die parasitaren Gatewiderstande parallel. IhrAnteil am Gatewiderstand halbiert sich somit.

Analog laßt sich der Widerstand uber dem Oxid als Parallelschaltung auf-fassen. Dann ist jedem Gatefinger jedoch nur die halbe Lange 1/2 · W/nF

zuzurechnen. Der aktive Gatewiderstand reduziert sich somit auf ein Vierteldes fur einseitige Kontaktierung berechneten Wertes.

3Die Spannungsabhangigkeit einer Sperrschichtkapazitat laßt sich mit der Diffusions-spannung φi und einem Kapazitatskoeffizienten M zwischen 1/2 und 1/3 durchCj/Cj(U=0 V) = (1 − U/φi)

−M berechnen.


CGB CjS CjD

gmugs gmbubs g0CGSCGS,ov

CGD,ov

CGD

RG

G D

B

S

B

Abbildung 4.6: Kleinsignalersatzschaltbild des MOS-Transistors mitGatewiderstand

4.1.2 Kanalwiderstand

Neben dem Gatewiderstand tragt der Kanal zum Eingangswiderstand bei.

Diskretisierung des Kanals

Die Inversionsschicht und mithin den Kanalwiderstand kann man sich alsverteiltes Widerstandsnetzwerk vorstellen. Abbildung 4.7 zeigt diese Diskre-tisierung. Fur kleine Drainspannungen ist die Inversionsschicht unabhangigvom lateralen Ort und die einzelnen Widerstandsglieder haben gleiche Gro-ße. Aus Symmetriegrunden ist die Anzahl m der Widerstande immer umEins großer als die der Kapazitaten. Die Anzahl der Knoten im Kanal wirdmit n bezeichnet.

m = n + 1 (4.12)


L

DS

G

Rch/mRch/m Rch/mRch/mRch/m Rch/m Rch/mRch/m

Cox/n Cox/n Cox/n Cox/n Cox/n Cox/nCox/n

Abbildung 4.7: Diskretisierung des Kanals durch mehrere RC-Glieder

Transmission line

Das schon bei der Berechnung des Gatewiderstands verfolgte Prinzip dertransmission line laßt sich auch auf den Kanalbereich anwenden. Es bestehenjedoch zwei wesentliche Unterschiede:

• Der Kanalbereich muß im Gegensatz zum Gatewiderstand als Dreipolmit den Knoten Gate, Drain und Source angesehen werden.

• Im Unterschied zum Gatewiderstand, der eine Materialeigenschaft ist,ist der Kanalwiderstand spannungsabhangig.

Gatekapazitat und Kanalwiderstand wirken daher wie ein frequenz- und ar-beitspunktabhangiger Spannungsteiler .

Simuliert man das Netzwerk aus Abbildung 4.7 fur ein typisches Rch undCox im Schaltungssimulator und variiert dabei die Große der Netzliste, soergibt sich der in Abbildung 4.8 gezeigte Verlauf.

Der Wert fur n = 1 entspricht dabei einem T-Glied aus einer Kapazitat Cox

und zwei Widerstanden mit Rch/2.

Legt man zur Modellierung gedanklich Drain und Source auf dasselbe Po-tential, schließt sie also kurz, so kann man sich die transmission line in derMitte gefaltet vorstellen. Die beiden Widerstande liegen dann parallel undergeben einen wirksamen Widerstand von Rch/4. Verfahrt man analog furmehrere Knoten, so erhalt man eine transmission line wie in Kapitel 4.1.1,die sich fur n → ∞ einem Effektivwert von 1/3 nahert.

Der fur den Eingangswiderstand Rin wirksame Kanalwiderstand laßt sichsomit folgendermaßen angeben:

Rin =1

3· 1

4· Rch =

1

12· Rch (4.13)


200

300

400

500

600

700

800

900

1 10 100 1000Anzahl der Knoten

Rin = (1/Y11) [Ω]

Rch = 3,3 kΩ

Abbildung 4.8: Eingangswiderstand Rin in Abhangigkeit von der Knoten-anzahl n im Kanal

Rin steigt mit wachsender Gatelange L. Der Kanalanteil des Eingangswi-derstands ist dominant gegenuber dem Anteil der Gateelektrode, der nachGleichung (4.9) mit L sinkt.

Widerstandsbereich

Teilt man den wirksamen Kanalwiderstand in einen zur Drain und einen zurSource zugehorigen Anteil auf, so ergibt sich das in Abbildung 4.9 gezeigteKleinsignalersatzschaltbild des MOS-Transistors durch Hinzufugung dieserintrinsischen Widerstandskomponenten RGD und RGS .

Partitionierung Fur kleine Drainspannungen kann man eine symmetrischeAufteilung annehmen:

RGD = RGS = 1/6 · Rch (4.14)

Mit zunehmender Drainspannung UDS verringert sich die Ladungstrager-dichte in Richtung Drain. Demzufolge divergiert RGD. Es ist daher zweckma-ßiger, sich die transmission line dann nicht mehr als Widerstands-, sondernals Leitwertkette vorzustellen, wobei die Leitwerte der Glieder drainseitig aufNull absinken.

1/RGD = 6/Rch · (1 − UDS/UDS sat) fur UDS ≤ UDS sat (4.15)


RGD

CGB CjS CjD

CGS

RGSCGS,ov gmugs gmbubs g0

CGD

CGD,ov

RG

G D

B

S

B

Abbildung 4.9: Kleinsignalersatzschaltbild des MOS-Transistors mitGatewiderstand und intrinsischen Source- und Drainwiderstanden

Die Zunahme des differentiellen Kanalwiderstands zur Drain hin war bereitsaus den Abbildungen ab Seite 35 ersichtlich.

Um jedoch den Kleinsignalstrom in der Inversionsschicht zu erhalten, steigtdementsprechend der sourceseitige Leitwert.

1/RGS = 6/Rch · (1 + UDS/UDS sat) fur UDS ≤ UDS sat (4.16)

Diese Partitionierung dient lediglich der kontinuierlichen Beschreibung desSattigungsubergangs. Fur den Eingangswiderstand relevant ist deren Sum-me, welche aber uber den gesamten Widerstandsbereich in einem konstantenVerhaltnis zum Kanalwiderstand

Rch ≈ Rtot = UDS/IDS (4.17)

steht. Dies zeigt Abbildung 4.104.

4Fur UDS = 0V laßt sich kein Rtot = UDS/IDS ermitteln.


bereichWiderstands-

Sattigungs-bereich

0

5

10

15

20

25

30

0 0,5 1 1,5 2 2,5

Rtot/Rin [−]

UDS [V]

UGS = 1,0 V1,5 V2,0 V2,5 V

12

L = 10 µm

Abbildung 4.10: Verhaltnis von Transistorwiderstand und Eingangswider-stand eines Langkanalers uber alle Arbeitsbereiche (MEDICI

TM)

Sattigungsbereich

In Sattigung (UGS −Uth < UDS) schnurt der Kanal in Drainnahe ab und derStrom wird drainspannungsunabhangig. Dies erklart den linearen Anstiegvon Rtot/Rin im letzten Bild. Die Kleinsignalanderung der Ladungstrager-dichte jenseits des pinchoff point wird — wie in Abbildung 3.23 auf Seite 53gezeigt — vernachlassigbar klein. Folglich reißt dort die Kanalkopplung ab

RGD → ∞ CGD → 0 (4.18)

und der Eingangswiderstand wird lediglich durch RGS bestimmt.

Die Spannung am pinchoff point verharrt jedoch auf ihrem Wert UGS −Uth , da die Raumladungszone die weitere Erhohung der Drainspannung auf-nimmt.

Fur die Berechnung des Kanalwiderstands darf daher nicht mehr die au-ßen anliegende Drain-Source-Spannung verwendet werden, sondern ihr Sat-tigungswert:

UDS sat = UGS − Uth (4.19)

Damit wird der Eingangswiderstand in Sattigung unabhangig von der Drain-spannung:

Rin (UDS) = const fur UDS > UDS sat (4.20)


Abbildung 4.11 zeigt die gute Ubereinstimmung zwischen dem bis hierherentwickelten Modell und der Bauelementesimulation anhand eines Langka-naltransistors.

bereichSattigungs-

bereichWiderstands-

0

2000

4000

6000

8000

10000

12000

14000

0 0,5 1 1,5 2 2,5UDS [V]W/L = 1 µm/10 µm

Rin [Ω] ModellMEDICITM

1,5 V2,0 V2,5 V

UGS = 1,0 V

Abbildung 4.11: Eingangswiderstand vs. Drainspannung eines Langkanal-Transistors

Kurzkanaleffekte

Bei Transistoren kurzer Abmessung treten Wechselwirkungen zwischen demKanal, dessen Raumladungszone und den angrenzenden Source- und Drain-gebieten auf.

Dies hat unmittelbare Auswirkungen auf den Eingangswiderstand. Abbil-dung 4.12 zeigt dessen Verlauf uber alle Arbeitsbereiche fur den Minimal-transistor mit L = 0,25 µm.

Im Vergleich zum Langkanaltransistor (Abbildung 4.11) fallt folgendes auf:

• Auch bei kurzen Kanallangen ist der Eingangswiderstand in Sattigungannahernd drainspannungsunabhangig.

• Der Ubergang in den Sattigungsbereich erfolgt schon bei kleinerenDrainspannungen als UDS sat = UGS − Uth .

• Im Widerstandsbereich sinkt der Eingangswiderstand bei steigenderGatespannung in geringerem Maße.


bereichSattigungs-

bereichWiderstands-

0

50

100

150

200

250

300

0 0,5 1 1,5 2 2,5

Rin [Ω]

UDS [V]

UGS = 1,0 V1,5 V2,0 V2,5 V

MEDICITM

W/L = 1 µm/0,25 µm

Abbildung 4.12: Eingangswiderstand vs. Drainspannung eines Kurzkanal-Transistors

Widerstandsbereich Dies fuhrt dazu, daß der Eingangswiderstand selbstbei sehr kleinen Drainspannungen nicht mehr proportional zum Transistor-widerstand ist, wie Abbildung 4.13 zeigt. Der Eingangswiderstand sinkt mit

0

5

10

15

20

25

30

0 0,5 1 1,5 2 2,5

Rtot/Rin [−]

UDS [V]

UGS = 1,0 V1,5 V2,0 V2,5 V

L = 0,25 µm

12

Abbildung 4.13: Verhaltnis von Transistorwiderstand und Eingangswider-stand eines Kurzkanalers uber alle Arbeitsbereiche (MEDICI

TM)


der Gatespannung in geringerem Maße als der Transistorwiderstand.

Dies hat zwei Grunde:

1. Die Raumladungszonen der Drain- und Sourcegebiete reduzieren die-jenige Ladung des inneren Transistors, die vom Gate gesteuert wird.

2. Je kurzer der Kanal wird, umso mehr gewinnen die parasitaren Wider-stande des außeren Transistors an Bedeutung.

Die Modellierung des Eingangswiderstands von Kurzkanaltransistoren stelltsomit schon bei sehr kleinen Drainspannungen — sprich: homogener La-dungsverteilung im Kanal — die eigentliche Herausforderung dar.

Trapezmodell Die reduzierte Gatesteuerung des Kanals soll anhand deseinfachen Trapezmodells (Abbildung 4.14) verdeutlicht werden, wie es z.B.auch zur Erklarung der Einsatzspannungsminderung bei kurzen Kanalen ver-wendet wird [37].

p

xdep

xdep

Lch

L0

n

L0xj

xj

UDS = 0 V

gategesteuerte Ladung

Abbildung 4.14: Trapezmodell zur Beschreibung des Kanallangeneffekts

Der vom Gate beeinflußte Anteil der Ladung reduziert sich in erster Nahe-rung um:

Lch − 2 L0/2

Lch

= 1 − L0

Lch

(4.21)

Die Lange L0 laßt sich aus der abgebildeten Geometrie uber die Dotierungs-tiefe xj und die Weite xdep der Raumladungszone bestimmen:

L0 =√

(xj + xdep)2 − x2

dep − xj = xj ·(√

1 + 2xdep

xj− 1

)(4.22)


Entsprechend der Reduktion der vom Gate gesteuerten Ladung erhoht sichder vom Gate aus sichtbare Kanalanteil am Widerstand.

Somit ergibt sich mit den Gleichungen (4.15) und (4.16):

RGS =1

6· Rch

1 + UDS

UDS sat

· 1

1 − L0

Lch

UDS→0 V=

1

6Rch · 1

1 − L0

Lch

(4.23)

RGD =1

6· Rch

1 − UDS

UDS sat

· 1

1 − L0

Lch

UDS→0 V=

1

6Rch · 1

1 − L0

Lch

(4.24)

Parasitare Source- und Drainwiderstande Verkleinert man gedank-lich den Transistor immer weiter, so verliert der innere Transistor seinenEinfluß auf den Eingangswiderstand. Gleichzeitig gewinnen die parasitarenSource- und Drainwiderstande RS und RD immer mehr an Bedeutung, dadiese technologiespezifisch sind und somit nicht von der Gatelange abhangen.Dies wird aus dem Kleinsignalersatzschaltbild in Abbildung 4.15 deutlich.

CGS

gmugs

CGD

CGD,ov

CGS,ov g0RGS

RG

RGD

RS

RD

G D

S

Abbildung 4.15: Kleinsignalersatzschaltbild zur Erklarung des wachsen-den Einflusses der parasitaren Widerstande auf den Eingangswiderstandbei Verkurzung der Kanallange

Damit nimmt der Eingangswiderstand eine der parasitaren Widerstandeahnliche Charakteristik an. Abbildung 4.16 zeigt dies. Hier wurde bei einemannahernd symmetrischen Kanal (UDS = 0,1 V) in der MEDICITM-Simulati-on das Potential an den metallurgischen Ubergangen abgegriffen. Zusammenmit dem Drainstrom lassen sich so RS und RD ermitteln. Da RD von der


RtotRchRDRSRin

0

500

1000

1500

2000

0 0,5 1 1,5 2 2,5

R [Ω]

W/L = 1/0,25, UDS = 0,1 V UGS [V]

Rtot = RS + Rch + RD

Abbildung 4.16: Gatespannungsabhangigkeit der Widerstandskomponen-ten

Gate-Drain-Spannung UGD abhangt, ist dessen Verlauf um UDS zu RS ver-schoben. Wahrend der Kanalwiderstand Rch bei sinkender Gatespannungstark ansteigt, weisen die parasitaren Widerstande aufgrund ihrer leitendenn-Dotierung eine weit geringere Spannungsabhangigkeit auf.

Handrechnung Das zuletzt gezeigte Kleinsignalersatzschaltbild laßt sichuberschlagig berechnen, wenn man den Transistor symmetrisch bei kleinerDrainspannung betrachtet. Dann besitzen die drain- und die sourceseitigenKleinsignalkomponenten die gleiche Großenordnung.

innerer Transistor : RGS ≈ RGD

CGS ≈ CGD

außerer Transistor : RS ≈ RD

CGS,ov ≈ CGD,ov

(4.25)

Steuert man den Transistor vom Gate aus an, ergibt die Auswertung nachder Knoten- und Maschenregel den Eingangswiderstand5:

Rin = (Z) = (

RG +1

2·[

1

jωCGS,ov‖(

RGS +1

jωCGS

)+ RS

])

5Wegen der Betrachtung als Zweipol kann ohne Beschrankung der Allgemeinheit imImpedanzraum gerechnet werden.


=

RG +

1

2·

1jωCGS,ov

·(RGS + 1

jωCGS

)

1jωCGS,ov

+(RGS + 1

jωCGS

) + RS

= RG +1

2· RGS(

1 +CGS,ov

CGS

)2

+ (ωCGS,ovRGS)2

+ RS/2 (4.26)

Zwei Grenzwerte sind von Bedeutung:

1. Fur UGS Uth (starke Inversion) ergibt sich wegen

CGS,ov CGS und ωCGS,ovRGS ≈ 109 Hz · 10−15 F · 1000 Ω 1

Rin = RG + RGS/2 + RS/2. (4.27)

2. Fur UGS ≈ Uth (schwache Inversion) verschwindet die Inversions-schichtladung und es resultiert wegen

CGS → 0 und RGS → ∞

Rin = RG + RS/2. (4.28)

Außerdem zeigt sich abermals die schon in Abbildung 3.11 auf Seite 41 ge-zeigte Frequenzunabhangigkeit des Eingangswiderstands.

Sattigungsbereich Der Ubergang in den annahernd spannungsunabhangi-gen Sattigungsbereich wurde fur Langkanaler durch die SattigungsspannungUDS sat = UGS − Uth (4.19) wiedergegeben.

Fur kurze Kanallangen reduziert sich dieser Term, fur den aus Kompati-bilitatsgrunden dieselbe Formulierung gewahlt wird, die auch BSIM3v3.1verwendet:

UDS sat =Esat (L − 2 Lov ) · (UGS − Uth)

Esat (L − 2 Lov ) + (UGS − Uth)(4.29)

mit Esat =2 vsat

µ(4.30)

Zur Verschleifung mit dem Widerstandsbereich dient die im Anhang aufSeite 172 entsprechend angefuhrte Funktion:

UDS eff = UDS sat − 1/2 · (4.31)

·(

UDS sat − UDS − ε +

√(UDS sat − UDS − ε)2 + 4 ε UDS sat

)


Abbildung 4.17 stellt die effektive Drainspannung — und damit den Uber-gang in Sattigung — eines Lang- und eines Kurzkanalers gegenuber.

0

0,5

1

1,5

2

2,5

0 0,5 1 1,5 2 2,5UDS [V]

UDS eff [V]

1,0 VUGS = 2,5 V

L = 10 µm L = 0,25 µm

Abbildung 4.17: Variation der Sattigungsspannung mit der Kanallange

Des weiteren wird, wie schon bei der Erlauterung des Trapezmodells er-wahnt, die Einsatzspannung Uth wie auch die Beweglichkeit µ langen- undspannungsabhangig [61].

Uth = Uth (UDS, UBS , L) (4.32)

µ = µ (UGS , UBS) (4.33)

BSIM3v3.1 stellt die obigen Effektivgroßen als Ergebnis der DC-Analyse zurVerfugung. Sie konnen somit ohne weiteres zur Berechnung der AC-Großenverwendet werden.

Abbildung 4.18 vergleicht das neue Modell inklusive der noch zu zeigen-den Beschreibung der Source- und Drainwiderstande mit der Bauelemente-simulation fur den Minimaltransistor (L = 0,25 µm). Die Abweichung liegtuber den gesamten Arbeitsbereich betrachtet innerhalb von 20 %. Im Wi-derstandsbereich weist das Modell eine zu geringe Spannungsabhangigkeitauf, was darauf zuruckzufuhren ist, daß bei der geringen Kanallange vonLch = 180 nm der Grundansatz einer homogenen transmission line seineGultigkeit einbußt.


bereichWiderstands-

bereichSattigungs-

0

50

100

150

200

250

300

0 0,5 1 1,5 2 2,5

Rin [Ω]

UDS [V]

UGS = 1,0 V1,5 V2,0 V2,5 V

W/L = 1 µm/0,25 µm

ModellMEDICITM

Abbildung 4.18: Eingangswiderstand vs. Drainspannung

4.1.3 Fazit

Abschließend soll noch einmal die Grundstrategie zur Modellierung des Ein-gangswiderstands schlaglichtartig zuusammengefaßt werden:

1. Reduktion des Transistors auf den inneren Transistor durch

a) Beschreibung des parasitaren Gatewiderstands

b) Beschreibung der parasitaren Source- und Drainwiderstande

2. Beschreibung des vom Gate aus wirksamen Anteils des Kanalwider-stands durch die Analyse der transmission line

3. Partitionierung des Gate-Kanal-Widerstands auf seinen Source- undDrainanteil

4. Modifikation dieser Partitionierung zur Berucksichtigung der Asymme-trie des Kanals bei nicht vernachlassigbarer Drainspannung

5. Reduktion des in Sattigung wirksamen Kanalwiderstands auf den Be-reich zwischen Source und Abschnurpunkt

6. Zusammenfuhrung aller Komponenten im Kleinsignalersatzschaltbildund Berechnung des Eingangswiderstands


Modellvergleich

Um das neue Modell zu bewerten, sollen zwei alternative Beschreibungen desEingangswiderstands wiedergegeben werden.

Inversionsschichtladung Die erste beruht auf der differentiellen Betrach-tung der Inversionsschichtladung und ist in ahnlicher Form in [84] zu finden:

Schreibt man die Flachenladungsdichten von Gate und Bulk in ihrer zeitab-hangigen Form

Q′G (x, t) = C ′

ox (UGS (t) − UFB − 2 φF − ΦK (x, t)) (4.34)

Q′B (x, t) = −C ′

oxγ

(√

2 φF − UBS (t) +ΦK (x, t)

2√

2 φF − UBS (t)

)(4.35)

und trennt die DC-Anteile der Spannungen und Ladungen entsprechend(2.22) und (2.24) ab, so ergibt sich:

Q′G (x, t) = C ′

ox (UGS − UFB − 2 φF − ΦK (x)) + (4.36)

C ′ox (ugs (t) − φk (x, t)) (4.37)

Q′B (x, t) ≈ −C ′

ox

(γ√

2 φF − UBS + FBΦK (x))

+ (4.38)

C ′oxFB (ubs (t) − φk (x, t)) (4.39)

mit FB =γ

2√

2 φF − UBS

(4.40)

Die Kleinsignalstrome i lassen sich dann mit (2.23) durch Integration uberden Kanal ermitteln.

i (t) = I (t) − I =d (Q + q (t))

dt=

d q (t)

dt= W · d

dt

∫ L

0

q′ (x, t) dx (4.41)

Dies ist fur die Knoten Source und Drain nicht moglich, deren zeitlich varia-ble Strome aus den Randbedingungen

ID (t) = IInv (x=L, t) und IS (t) = IInv (x=0, t) (4.42)

des Stroms IInv der Inversionsschicht hervorgehen.


Dessen Spannung UInv ist uber die Oxidkapazitat mit der Ladung verbunden:

Q′Inv (x, t) = −C ′

oxUInv (x, t) mit (4.43)

UInv (x, t) = UGS (t)−UFB − 2 φF − γ√

2 φF − UBS (t)− (1 + FB)ΦK (x, t)

Mithilfe der Transportgleichung (2.6)

IInv (x, t) = −µWQ′Inv (x, t)

∂ ΦK (x, t)

∂x(4.44)

=µW

1 + FBQ′

Inv (x, t)∂ UInv (x, t)

∂x(4.45)

und der Kontinuitatsgleichung (2.1) ergeben sich aus (4.43) zwei gekoppelte,partielle Differentialgleichungen:

IInv (x, t) = − µW

1 + FBC ′

ox UInv (x, t)∂ UInv (x, t)

∂x(4.46)

∂ IInv (x, t)

∂x= −C ′

oxW∂ UInv (x, t)

∂t(4.47)

Zwar lassen sich die zeitlichen Ableitungen durch den Ubergang in den Fre-quenzraum noch eliminieren, die Losung des Systems in Form von Bessel-funktionen ist jedoch fur die Schaltungssimulation ungeeignet. Durch verein-fachende Annahmen ergibt sich als Formel fur den Eingangswiderstand:

Rin =1

5 · gm(4.48)

Leider erweist sich der Faktor 5 — wie in der folgenden Abbildung gezeigtwird — als recht ungenau. Bessere Ergebnisse erzielt man mit einem Pro-portionalitatsfaktor von etwa 14.

Berkeley-Modelle Das BSIM3v3.1-Modell [61] berucksichtigt, wie bereitsmehrfach erwahnt, keinen Eingangswiderstand.

In der Folgeversion BSIM4, die allerdings noch nicht dieselbe industrielleVerbreitung besitzt, wird der Widerstand folgendermaßen beschrieben [60]:

1

Rin

= γ · (G1 + G2) (4.49)


mit G1 = ID/UDS Widerstandsbereich= ID/UDS sat Sattigungsbereich

und G2 = η · µC ′ox · kT/q · W/L

(4.50)

Der zweite Term ist spannungsunabhangig und entspricht einem zum Kanal-widerstand parallelgeschalteten konstanten Widerstand.

Abbildung 4.19 vergleicht die verschiedenen Modelle aus der Literatur6.

1,5 V2,0 V2,5 V

UGS = 1,0 V

0

200

400

600

800

1000

0 0,5 1 1,5 2 2,5

Rin [Ω]

UDS [V]

MEDICITM

W/L = 1/0,25

1/5 gm

BSIM4

BSIM3

Abbildung 4.19: Vergleich verschiedener Literaturmodelle des Eingangs-widerstands mit Bauelementesimulationen

Der annahernd konstante Verlauf7 von 1/5 gm ist wenig verwunderlich, dasich bei Kurzkanaltransistoren in Sattigung der Wert gm sowohl mit derGate- als auch mit der Drainspannung nur unwesentlich andert. Dies wirddurch Abbildung 4.20 deutlich. Der Drainstrom verlauft also nicht mehrquadratisch mit der Gatespannung (2.34), sondern annahernd proportionalzu ihr,

IDS ∝ UGS − Uth (4.51)

was sich durch die verminderte Ladungstragerbeweglichkeit erklaren laßt.

6Beim BSIM4-Modell wurde fur eine Beweglichkeit µ = 160 cm2/Vs den Werten in [60]entsprechend γ =14 und η=1 gewahlt.

7Fur Rin = 1/5 · gm ist nur der Bereich oberhalb von UDS = 0,5V gezeigt, da diesesModell im Bereich außerhalb der Sattigung keinen Anspruch auf Gultigkeit erhebt.


0

0,1

0,2

0,3

0,4

0,5

0,6

0 0,5 1 1,5 2 2,5

ID [mA]

UDS = 2,5 V2,0 V1,5 V1,0 V0,5 V

W/L = 1/0,25 UGS [V]

gm ≈ const

Abbildung 4.20: Unabhangigkeit der Gatesteilheit von der Gate- undDrainspannung bei Kurzkanaltransistoren in Sattigung

4.1.4 Source- und Drainwiderstande

Die parasitaren Source- und Drainwiderstande besitzen im Uberlappgebieteine deutliche Spannungsabhangigkeit: Sie nehmen mit steigender Gatespan-nung rapide ab. Da Transistoren i.a. symmetrisch8 bezuglich Source undDrain aufgebaut sind, genugt es, das Verhalten der Source zu beschreiben.

Eine Untersuchung dieses Transistorbereiches soll Inhalt der folgenden Ab-schnitte sein. Aufbauend auf den Ergebnissen aus [24] wird insbesondere dieBeschreibung des Spreading-Widerstands verbessert sowie die Implementie-rung und Auswirkungen auf das Schaltungsverhalten analysiert.

Effektive vs. geometrische Kanallange

In Kapitel 2.2.3 wurde bereits eines der grundlegenden Probleme des Berke-ley-Modells aufgezeigt, die inkonsistente Beschreibung der Kanallange Lch

im DC- und AC-Fall. Diese erstreckt sich korrekterweise vom sourceseitigenzum drainseitigen pn-Ubergang, wie Abbildung 4.21 zeigt.

In BSIM3v3.1 werden die Widerstande RS und RD durch eine sehr einfa-che, linear von der Gatespannung abhangigen Form beschrieben, die keine

8Eine Ausnahme hiervon stellen Hochvolttransistoren dar, die drainseitig mit einer ver-langerten Driftstrecke fur die erhohte Spannungsfestigkeit versehen werden.


Drain (D)

Bulk (B)

Source (S)Spacer

Gate (G)

RS (UGS) Rch RD (UGD)

n+ n+

n− n−p

S∗ D∗

Lch

UD∗S∗

Lov

Lpoly

Abbildung 4.21: Differenzierung zwischen innerem und außerem Transi-stor

Abhangigkeit von der Drainspannung kennt [61]:

RS+RD =1

W·rdsw

[1 + prwg · UGS + prwb

(√φs−UBS −

√φs

)](4.52)

Dies hat zur Folge, daß die Funktion zweimal verschliffen werden muß: einmalim Unterschwellstrombereich und einmal — zur Vermeidung von negativenWiderstanden — fur hohe Gatespannungen. Die Faktoren rdsw, prwg undprwb sind konstant und mussen durch Parameterextraktion an Messungenangepaßt werden. Als problematisch erweist sich die Parameterwahl: Derannahernd hyperbolische Verlauf des Widerstands mit der Spannung (sieheAbbildung 4.25 auf Seite 87) wird im Zustand starker Inversion, also beihohen Spannungen, linearisiert und auf rdsw extrapoliert; der Faktor prwg

ist somit negativ.

In realiter ist die Spannungsabhangigkeit jedoch komplexer. Dies hat zurFolge, daß BSIM3v3.1 statt mit der geometrischen mit einer effektiven Ka-nallange Leff rechnet. Das Verlassen der geometrischen Maße ist jedoch ins-besondere deshalb unbefriedigend, da somit die Skalierbarkeit des Modellsnicht mehr gewahrleistet werden kann. Uberdies wird die Kanallange furden DC- und den AC-Fall unterschiedlich berechnet und muß als Fitgroßeangesehen werden.


Stromverlauf

Abbildung 4.22 zeigt den typischen mit MEDICITM simulierten Verlauf derStrompfade im Sourcebereich.

UGS = 1 VUDS = 100 mV

IS = 4,6 µA

Lov

230 nA

Source Gate

Abbildung 4.22: Strompfade im Sourcegebiet9

Die Elektronen treten senkrecht zum aquipotentialen Sourcekontakt in denHalbleiter ein und durchlaufen diesen bogenformig in Richtung Drain. ImUberlappgebiet verjungt sich der sog. spreading-Strom trichterformig bis zumEintritt in den Kanal auf wenige Nanometer. Ein Großteil der Ladungstragerfließt jedoch aufgrund der elektrostatischen Anziehung des Gates in einer Ak-kumulationsschicht (accumulation layer) an der Halbleiteroberflache. Dieseweist eine starke Spannungsabhangigkeit auf. Durch die Raumladungszone(depletion region) am sourceseitigen metallurgischen Ubergang fließen dieElektronen in die Inversionsschicht des inneren Transistors.

Abbildung 4.23 illustriert den neuen Modellansatz fur das soeben beschrie-bene Verhalten des Stroms im Sourcegebiet.

Insgesamt bietet sich somit folgende Widerstandsverteilung an:

RS = Rext +

(1

Racc + Rspr

)−1

+ Rdep (4.53)

9Zwischen zwei benachbarten Linien fließt jeweils ein Strom von 230nA.


Ispr

Iacc

IS

IS

y

x

Rext

Rspr

Rdep

Racc

α

Akkumulations-schicht

BereichSpreading-

xdep

d

drRspr

r

Verarmungs-zone

Lov

Gate

︸︷︷︸RS

Abbildung 4.23: Schema des neuen Widerstandmodells

Im folgenden sollen die einzelnen Komponenten beleuchtet werden, deren be-sonderes Merkmal die Parallelschaltung des Akkumulations- und des Sprea-ding-Widerstands im Uberlappgebiet ist.

Externer Widerstand

Der Widerstand Rext vom Kontaktloch bis zur Gatekante ist zum einenspannungsunabhangig [24] und zum anderen aufgrund der hohen Dotierungdieses Bereiches sehr niederohmig. Er laßt sich daher entweder vernachlas-sigen oder durch einen kleinen konstanten Term mit einbeziehen. Dessenmaßgeblicher Beitrag, der Widerstand Rcon des Stroms beim Austritt ausdem Kontaktloch, laßt sich nach [68] folgendermaßen beschreiben:

Rcon =1

W·√

ρcon

qµN+D∆y

· coth

Lcon√

ρconqµN+D∆y

(4.54)

Dabei bezeichnet Lcon die laterale Lange des Kontaktlochs, ρcon dessen spe-zifischen Widerstand (in Ωm2) und ∆y die Eindringtiefe des Stroms in denHalbleiter.


Uberlappwiderstand

Nun soll ein neues Modell fur diese Uberlappgebiete entwickelt werden.

Mit zunehmender Gate-Source-Spannung erhoht sich der Anteil des Stromes,der in der Akkumulationsschicht fließt, gegenuber dem Spreadinganteil. DieAufteilung der beiden Komponenten bzgl. der angelegten Spannung gibtAbbildung 4.24 wieder.

100

80

60

40

20

01 2 3 4 5

Iacc

Ispr

IS

UGS [V]UFBov≈150 mV

[%] UDS =100 mV UBS =0 V

Abbildung 4.24: Aufteilung des Sourcestromes in seine Akkumulations-und Spreading-Komponente

Hierfur wird in einem ersten Schritt die aus der MEDICITM-Simulation extra-hierte Stromdichte J in ihren Akkumulations- und Spreadinganteil zerlegt.In einem zweiten Schritt wird diese uber die Weite W und die Tiefe y inte-griert und die so erhaltenen Stromanteile auf den Gesamtstrom normiert.Knapp oberhalb der Einsatzspannung haben beide Stromkomponenten, unddamit auch beide Widerstande, in etwa die gleiche Große.

Akkumulationswiderstand Mit zunehmender Gate-Source-Spannung sam-meln sich immer mehr Elektronen an der Halbleiteroberflache und bildendie Akkumulationsschichtladung Qacc . Mit ihr laßt sich nach Integration der


Uberschußdichte n′ der Akkumulationswiderstand Racc ermitteln:

Racc =

x=Lov−xdep∫

x=0

1

Wµqy→∞∫y=0

n′ dy

dx = − Lov

WµQ′acc

(4.55)

Im zweiten Schritt wird impliziert, daß die Ladung der Akkumulationsschichtunabhangig vom Ort ist (Qacc = Qacc (x)). Dies wird in Abbildung 4.34 ausKapitel 4.2.1 noch belegt. Die Ladung laßt sich durch

Q′acc = −C ′

ox (UGS − UFBov) (4.56)

bestimmen, wobei die Flachbandspannung des Uberlappgebietes UFBovuber

die Dichte der Grenzflachenzustande im Oxid Q′0 und dem Verhaltnis aus

Gate- und Uberlappdotierung bestimmt ist:

UFBov= φt ln

NG

ND− Q′

0

C ′ox

(4.57)

Spreading-Widerstand Komplizierter gestaltet sich hingegen die Modellie-rung des Spreading-Widerstandes, da es sich um ein zweidimensionales Pro-blem handelt. Wahrend die Leitfahigkeit der Akkumulationsschicht durchden gateinduzierten Elektronenuberschuß bestimmt wird, beruht die Leitfa-higkeit nun auf den durch Ionisation freigesetzten Elektronen der Donator-atome.

n (x, y) ≈ ND (x, y) (4.58)

Voraussetzung fur ein Auffachern des Stromes sind gekrummte Aquipotenti-allinien. Damit ergibt sich die Notwendigkeit, die Berechnung des Spreading-Widerstands in Polarkoordinaten durchzufuhren:

Rspr =

r=Lov−xdep∫

r=0

1

Wµqϑ=α∫ϑ=0

ND dϑ

dr (4.59)

Der Winkel, unter dem der Strom streut, wird mit α bezeichnet.

Diese Formel weist eine Polstelle bei r = 0 auf. Sie laßt sich jedoch eliminie-ren, wenn man Racc und Rspr in einer Parallelschaltung zusammenfugt.


Dies fuhrt zu folgendem Ergebnis [27, 28, 31]:

R (Racc‖Rspr ) =1

WµqNDα· ln

(1 +

qNDα(Lov − xdep)

C ′ox (UGS − UFBov

)

)(4.60)

Bemerkenswert ist die Tatsache, daß der Widerstand nicht proportional zurLange Lov skaliert.

Widerstand der Raumladungszone Der Widerstand der Raumladungszonelaßt sich unter Vernachlassigung der lateralen Feldkomponente analog zudem der Akkumulationsschicht berechnen.

Rdep (UGS , UBS) =xdep (UBS)

WµC ′ox (UGS − UFBov

)(4.61)

Die Weite xdep der Raumladungszonenweite ist durch die Dotierungen unddie anliegende Substratspannung bestimmt.

xdep (UBS) =

√√√√ 2 ε0εsi

qND

(1 + ND

NA

)(

φt lnNA ND

n2i

− UBS

)(4.62)

Ubertragung auf den Drainbereich Auf der Drainseite muß man beachten,daß die effektive Gatespannung UGD = UGS−UDS kleiner ist als sourceseitigund somit weniger Ladungsakkumulation verursacht. Außerdem besitzt dieRaumladungszone des metallurgischen Ubergangs eine großere Ausdehnung(xdep = xdep (UDB)). Als Konsequenz startet die Aufweitung des Drain-stroms weiter entfernt von der junction.

Bewertung

Um das neue Widerstandsmodells zu bewerten, wird das entwickelte Glei-chungssystem in BSIM3v3.1 implementiert10. Als Testumgebung dient derSchaltungssimulator SABERTM.

Zur Erhohung der Konvergenzsicherheit werden die neuen Modellgleichungenim Unterschwellstrombereich verschliffen (siehe Anhang D).

Abbildung 4.25 zeigt die exzellente Ubereinstimmung des neuen Modells mitDaten aus der MEDICITM-Simulation.

10Fur die Implementierung en detail sei auf Kapitel 4.3 und Anhang D verwiesen.


Neues Modell in BSIM3v3.1BSIM3v3.1-Modell

MEDICITM-Simulation

0 2,521,510,50

100

200

300

400

UGS [V]W =1 µm

RS + RD [Ω]

Sattigung

Unte

rsch

wel

lber

eich

UDS =0,1 V0,5 V1,0 V1,5 V

Abbildung 4.25: Verlauf der Serienwiderstande RS + RD uber die ver-schiedenen Arbeitsbereiche des Transistors

Demgegenuber vermag das BSIM3v3.1-Modell mit seiner linearen Beschrei-bung die Spannungsabhangigkeit nur unzulanglich wiederzugeben, da es denWiderstand speziell im Bereich kleiner Gatespannungen unterbewertet.

Die neu implementierte Funktionalitat bedarf lediglich eines zweiprozentigenAnstiegs in der Rechenzeit.

Zunehmende Bedeutung fur zukunftige Technologien

Wahrend die Geschwindigkeit von Bauelementen ungefahr mit 1/L2ch an-

steigt, nimmt die Geschwindigkeit einer Schaltung lediglich mit rund 1/L1,4ch

zu [48]. Dies liegt in der wachsenden Bedeutung der parasitaren Widerstandeund Kapazitaten begrundet.

Abbildung 4.26 verdeutlicht die zunehmende Bedeutung des Uberlappberei-ches fur moderne Technologien. Wahrend dieser bei alteren Technologienin gleichem Maße wie der Transistor selbst skaliert werden konnte, ist diesbei neueren Technologien nicht mehr moglich. Dies belegt, daß das neu ent-wickelte Modell zukunftig noch mehr an Bedeutung gewinnen wird.


0

5

10

15

20

25

30

35

40

0 0,2 0,4 0,6 0,8 1

2 Lov/L [%]

L [µm]

Abbildung 4.26: Zunehmende Bedeutung des Uberlappbereiches fur mo-derne Technologien

4.1.5 Parameterextraktion

Extraktion durch Iterationsverfahren Da sich die parasitaren Widerstan-de RS und RD einer direkten Messung entziehen, sollen verschiedene Mog-lichkeiten der Extraktion diskutiert werden.

Ausgangspunkt fur ein iteratives Verfahren ist die vereinfachte und auf dieinneren Spannungsknoten bezogene Gleichung:

ID =W

LµCox

[(UGS∗ − Uth) UD∗S∗ − 1/2 U2

D∗S∗

](4.63)

Anfangs werden die inneren Spannungen gleich den außeren gesetzt. Mit demSpannungsabfall uber die Widerstande RS + RD korrigiert man die innerenPotentiale und bestimmt erneut die Widerstande. Abbildung 4.27 zeigt dasFlußdiagramm fur diesen Extraktionsalgorithmus [42].

Extraktion durch Parameteranpassung Ublicherweise werden fur die Pa-rameterextraktion spezielle Programme wie z.B. IC-CAPTM verwendet. DerenAlgorithmen variieren die zur Verfugung stehenden Parameter des Modellsso lange, bis das mittlere Fehlerquadrat zwischen Simulation und Messungein Minimum erreicht. Dieses Verfahren wurde fur das Eingangswiderstands-modell angewandt.


ja

im inneren Transistor

Extraktion von RS +RD

nein

Berechnung des Stroms

UD∗S∗ = UDS

UGS∗ = UGS

UGS∗ = UGS−RSID

UD∗S∗ =UDS−(RS +RD)ID

Konvergenz?

Stop

Abbildung 4.27: Flußdiagramm zur Extraktion von RS + RD

Eine Grundlage hierfur stellt die Sensitivitatsanalyse dar, bei welcher derprozentuale Einfluß eines jeden Parameters bezuglich der Ausgangsgroße er-mittelt wird. Abbildung 4.28 stellt dies fur die Parameter des zuletzt vorge-stellten Modells dar.

NDNA

αLovdox

−15

−10

−5

0

5

10

15

−20 −15 −10 −5 0 5 10 15 20

∆RS/RS [%]

∆Parameter/Parameter [%]

Abbildung 4.28: Sensitivitatsanalyse der Parameter des neuen Wider-standsmodells


Der Widerstand wird hierfur auf den simulierten Wert RS = 156,5 Ω beiND =1018 cm−3, NA =1017 cm−3, W =1 µm, C ′

ox =5,8 fF/µm2, UFBov=0 V,

α=1, Lov =50 nm und Rext =40 Ω normiert.

Extraktion durch Kapazitatsmessung In der Literatur werden die para-sitaren Widerstande oftmals als Funktion der effektiven Kanallange mittelsder sog. Schnittgeradenmethode extrahiert. Diese ist jedoch nach [40] furneuere Kurzkanaltechnologien nicht mehr anwendbar.

In dieser Arbeit wird daher ein anderer Ansatz verfolgt, der sich auf diekorrekten geometrischen Abmessungen stutzt [47]:

Zunachst werden Kapazitatsmessungen an einem Transistor mit einem De-sign-Maß von Ldes = 0,25 µm durchgefuhrt (Abbildung 4.29).

0

100

200

300

400

500

600

700

800

−4 −3 −2 1 2 3 4−1 0

CGG

CGB

C [pF] UDS =UBS =0 V

2 WLov

C ′ox ·

· γov

γov+√

2φt

WLpoly

C ′ox

2 Cfr

CGS +CGD

W/L=0,37295 m/0,25 µm UFBovUGS [V]

Polygate-Depletion

Abbildung 4.29: Extraktion der Uberlapplange Lov aus Kapazitatsmes-sungen

Um die Meßfehler moglichst gering zu halten, kommen Maanderstrukturensehr großer Weite (372950 µm) zur Verwendung.

Aus den gemessenen Kapazitatsdifferenzen ergibt sich eine Uberlapplan-ge Lov von 42,5 nm sowie mit Lpoly = 270 nm die Lange des Polygates.

Messungen am Rasterelektronenmikroskop (SEM)11 bestatigen den extra-hierten Wert der Uberlapplange Lov .

11Scanning Electron Microscopy: Diese Messungen wurden bei Infineon durchgefuhrt.


Desweiteren lassen sich bei sehr geringen Gatespannungen die fringing-Ka-pazitaten ermitteln und bei sehr großen Gatespannungen der Einfluß desPolygate-Depletion-Effekts.

In einem zweiten Schritt werden mit der so hergeleiteten Kanallange von

Lch = Lpoly − 2 Lov = 185 nm (4.64)

die parasitaren Widerstande bei einer geringen Drain-Source-Spannung vonUDS = 50 mV extrahiert. Abbildung 4.30 verdeutlicht dies.

02468

10121416

0 0,1 0,2 0,3 0,4 0,5

Rtot [kΩ µm]

Ldes [µm]

0

500

1000

1500

2000

2500

3000

0 0,04 0,06 0,08 0,10,02

UGS

Rtot [Ω µm]

Ldes−Lch =65 nm Ldes [µm]

UDS = 50 mV

Abbildung 4.30: Extraktion der Serienwiderstande RS + RD

Rtot steht dabei fur den Gesamtwiderstand des Transistors:

Rtot = IDS/UDS = RS + Rch + RD (4.65)

Der hauptsachliche Vorteil dieser Vorgehensweise ist es, daß man konsistentegeometrische Werte sowohl fur die DC- als auch fur die AC-Beschreibungerhalt, mit denen z.B. eine worst case-Analyse moglich ist.

Auswirkungen auf das Kleinsignalverhalten

Abbildung 4.31 zeigt das bisher entwickelte Kleinsignalersatzschaltbild desMOS-Transistors unter Hinzufugung der Source- und Drainwiderstande.


CGB CjS CjD

CGS

CGS,ov gmugs gmbubs g0

CGD

CGD,ov

RS

RDRG

RGD

RGS

G D

B

S

B

Abbildung 4.31: Kleinsignalersatzschaltbild des MOS-Transistors mitGate-, Source- und Drainwiderstanden und intrinsischen Source- undDrainwiderstanden

Das neu entwickelte Widerstandsmodell verbessert signifikant die Beschrei-bung der Gatesteilheit gm und des Ausgangsleitwerts g0, zweier fur die Ana-logsimulation zentraler Großen. Dies ist dadurch erklarbar, daß man nun-mehr die fur die Steilheiten maßgeblichen inneren Spannungen

UGS∗ = UGS − RSIDS (4.66)

UD∗S∗ = UDS − (RS + RD) IDS (4.67)

zur Verfugung stehen hat.

Damit diese wahrend der Simulation auch zuganglich sind, durfen die inne-ren Kanalwiderstande RGD und RGS nicht mit RD und RS verschmolzenwerden.

Um jedoch die Definition des Ausgangsleitwerts als Ableitung des Drain-stroms nach der außeren Drain-Source-Klemmenspannung aufrechtzuerhal-ten, muß strenggenommen der

”Widerstand“ g0 durch eine Stromquelle mit

g0uds ersetzt werden, wie dies in Abbildung 4.32 gezeigt ist.


CGB CjS CjD

CGS

CGS,ov gmugs

CGD

CGD,ov

gmbubs g0uds

RG

RGS

RGD

RD

RS

G D

B

S

B

Abbildung 4.32: Ersatz des Kanalwiderstands durch eine Stromquelle zurAufrechterhaltung der Definition des Ausgangsleitwerts

Fazit

Abschließend sollen noch einmal die wesentlichen Punkte des vorgestelltenModells subsumiert werden:

• Wachsende Bedeutung der parasitaren Widerstande

• Neues physikalisch-basiertes Widerstandsmodell

– Separation der Akkumulations- und Spreading-Komponente

– Ausschließlich geometrische Parameter, keine Fit-Parameter

• Konsistente AC/DC-Beschreibung fur BSIM3v3.x bzw. BSIM4

– Lch als Kanallange fur DC und AC

– RS + RD!= f (Lov )

– Lint!= Lov

• Korrekte innere Spannung UGS → UGS∗ = UGS − IS · RS

Das soeben vorgestellte Modell wurde in leicht vereinfachter Form in den in-dustriellen Standard-Schaltungssimulator BSIM4 aufgenommen [25, 38, 60].


4.2 Beschreibung der Kapazitaten

4.2.1 Uberlappkapazitaten

Die im Uberlappgebiet akkumulierte Ladung steigt mit zunehmender Gate-Source-Spannung. Abbildung 4.33 zeigt die innerhalb weniger Nanometer aufDotierungsniveau abfallende Elektronendichte fur einen vertikalen Schnittin der Mitte des Uberlappgebiets. Im Unterschied zur Inversionsschicht des

n [cm−3]

1017

1018

1019

1020

y [nm]0 2 4 6 8 10

UDS = 100 mV

1 V0,6 V

3 V

n−-Dotierung

UGS = 5 V

Abbildung 4.33: Elektronenakkumulation fur einen vertikalen Schnittdurch das Unterdiffusionsgebiet (MEDICI

TM-Simulation)

Kanals wird die Elektronenakkumulation im Uberlappgebiet nicht durch diesich zum Substrat hin anschließende Raumladungszone begrenzt.

Ihre Ladungsdichte kann man unter Verwendung des Gaußschen Satzes [41]

Q = ε0εsi

∮E d A (4.68)

und der charge sheet-Naherung (Seite 8) berechnen [24]:

Q′acc = −C ′

ox (UGS − UFBov) · 1

1 +C ′

ox√qND ε0εsi

φt

(4.69)

4.2. Beschreibung der Kapazitaten 95

Hieraus laßt sich die Uberlappkapazitat Cov,S nahern:

Cov ,S ≈ −Cox (4.70)

Dabei wird, wie schon auf Seite 85, vorausgesetzt, daß die Ladung der Ak-kumulationsschicht unabhangig von ihrem lateralen Ort ist. Abbildung 4.34zeigt dies fur verschiedene vertikale Schnitte durch das Uberlappgebiet.

A B C

−Q′acc [ fC

µm2 ]

0

2

4

6

8

10

12

14

UGS [V]UFBov≈ 150 mV

1 42 53

C 80 % Lov

A 0 % Lov

B 50 % Lov

≈ C ′ox

Abbildung 4.34: Integrierte Elektronenakkumulation fur einen vertikalenSchnitt durch das Unterdiffusionsgebiet

Da die Dotierung zum Kanal hin abnimmt, folgt daraus, daß die Akkumu-lationsschicht dotierungsunabhangig ist.

4.2.2 Innerer Miller-Effekt

Dieser Abschnitt widmet sich einer bis dato unbeachteten Auswirkung derUberlappwiderstande, dem

”inneren Miller-Effekt“ [30].

Es wird gezeigt, daß der”innere Miller-Effekt“ die Eingangskapazitat von

MOS-Transistoren kleiner Kanallange in Sattigung von 2/3 Cox auf uber Cox

ansteigen laßt.

Dieses Verhalten in Abhangigkeit von der Kanallange wird durch Messungenund Bauelementesimulationen analysiert und ein Modell basierend auf derKapazitat Cov,D und dem Widerstand Rov ,D der drainseitigen Uberlappge-biete prasentiert.


Eingangskapazitat

Die Eingangskapazitat Cin ist ein Schlusselparameter im HF-Schaltungsde-sign. Daher existiert ein großer Bedarf, diese in MOSFET-Kompaktmodellenakkurat zu beschreiben.

Abbildung 4.35 faßt die beschrittene Vorgehensweise zusammen.

⇒ S-Parameter

Extraktion derEingangskapazitat Cin

(TSUPREMTM)Technologiesimulationen

AC-Messungen

DC-Messungen

⇒ Y -ParameterL = 0,2 . . . 10 µm

f = 0, 0,1 . . . 50GHz

Bauelementesimulationen(MEDICITM)

Abbildung 4.35: Vorgehensweise zur Untersuchung der Eingangskapazitat

Auch die Modellierung der Eingangskapazitat Cin erfordert — wie schon beidem Eingangswiderstand Rin — eine gut definierte Separation des innerenTransistors von parasitaren Effekten [31].

Abbildung 4.36 stellt die relevanten Kapazitaten als Funktion der Gate-Source-Spannung sowohl fur einen Langkanal- als auch einen Kurzkanal-transistor gegenuber. Als Drain-Source-Spannung wird hierbei UDS = 1 Vgewahlt, um alle Betriebsmodi des Transistors zu durchfahren.

Die Indizes der Kapazitaten folgen auch hier der Definition aus [84]:

Cxy =∂ Qx

∂Uyund (4.71)

CGG + CSG + CDG + CBG = 0 (4.72)


bereichSattigungs-

bereichWiderstands-

−Cfr/Cox

−CBG/Cox

−CSG/Cox

−CDG/Cox

CGG/Cox

0

0,1

0,2

0,3

0,4

0,5

0,6

0,7

0,8

0,9

1

0 0,5 1 1,5 2 2,5UGS [V]

C/Cox [−]

Uth(UDS =1,0 V) = 0,35 V

L = 1 µm

Uth +UDS

bereichSattigungs-

bereichWiderstands-

−Cfr/Cox

−CBG/Cox

−CSG/Cox

−CDG/Cox

CGG/Cox

0

0,1

0,2

0,3

0,4

0,5

0,6

0,7

0,8

0,9

1

0 0,5 1 1,5 2 2,5UGS [V]Uth(UDS =1,0 V) = 0,49 V

C/Cox [−] L = 0,25 µm

Uth +UDS

Abbildung 4.36: Kapazitaten vs. Gate-Source-Spannung eines Langkanal-und eines Kurzkanaltransistors bei UDS = 1 V

Bei hohen Gate-Spannungen (linearer Bereich) verteilt sich die Kanalladungannahernd symmetrisch entlang des Kanals. Daher besitzen die Source-Gate-Kapazitat CSG und die Drain-Gate-Kapazitat CDG die gleiche Große:

CSG = CDG = 1/2 Cox (4.73)


Verringert man hingegen die Gate-Spannung bis unter UDS+Uth , so wird derTransistor in Sattigung gebracht. Jetzt verringert sich die Inversionsladungortlich von der Source zur Drain.

Fur Langkanalelemente kann die 60:40-Partitionierung der Inversionsladungauf den Source- und Drainanteil, wie in [60] beschrieben, bestatigt werden.

Fur Kurzkanaltransistoren wird erwartet, daß sich die Partitionierung ge-gen 50:50 bewegt. Dies ließe sich mit der Kanallangenmodulation erklaren,sofern man annimmt, daß die Ladungstrager den Kanal mit Sattigungsge-schwindigkeit passieren.

Entgegen dieser Hypothese zeigen akkurate Bauelementesimulationen, daßfur Bauelemente mit Gatelangen unterhalb von etwa 45 nm die Drain-Gate-Kapazitat die Source-Gate-Kapazitat sogar ubertrifft!Jene liefert somit den dominanten Anteil an der Eingangskapazitat (Abbil-dung 4.37, UDS = 2,5 V, UGS = 1,0 V, W = 96 µm).

0

50

100

150

200

250

300

350

400

450

0 0,2 0,4 0,6 0,8 1Lov ≈ 43 nm

1 + gm(L)gd

−CSG

CGG

−CGD

−CDG

−CBG

L [µm]

C [fF] Simulation Messung

Abbildung 4.37: Kapazitaten vs. Gatelange

Abbildung 4.38 verdeutlicht diesen erhohten Einfluß der Drain-Gate-Kapa-zitat durch Normalisierung auf Cin = CGG und Cox .

Die Oxidkapazitat Cox wird aus der Bulk-Gate-Kapazitat CBG bei Span-nungen von UDS = UBS = 0 V und UGS = −5 V extrahiert.

Cox = CBG (4.74)


−CSG/Cin

−CDG/Cin

−Cfr/Cin

−CBG/Cin

0

0,2

0,4

0,6

0,8

1

0 0,2 0,4 0,6 0,8 1

C/Cin [−]

L [µm]

Simulation Messung

−Cfr/Cox

−CBG/Cox

−CSG/Cox

−CDG/Cox

CGG/Cox

0

0,2

0,4

0,6

0,8

1

0 0,2 0,4 0,6 0,8 1

C/Cox [−] Simulation Messung

L [µm]UDS = 2,5 V, UGS = 1,0 V, W = 96 µm

→ 2/3

Abbildung 4.38: Normalisierte Kapazitaten vs. Gatelange

Unter denselben Konditionen werden ebenfalls die sog. fringing-Kapazitatengewonnen (Abbildung 4.39):

Cfr = 1/2 (CSG + CDG) (4.75)

Zur naheren Erlauterung dieser Vorgehensweise sei auf die Parameterextrak-tion ab Seite 88 verwiesen.


0

0,5

0,1

0,2

0,25

0,35

0,15

0,3

0,2 0,4 0,6 0,8 1L [µm]

00

1

2

3

4

5

6

7Cox [fF] Cfr [fF]

Abbildung 4.39: Extrahierte Oxid- und fringing -Kapazitaten

Analytisch kann diese Kapazitat nach [47] mit

Cfr = Cside + Ctop = ε0εoxW · ln dox + dG + 12Lpoly

dox

(4.76)

angesetzt werden, wobei die Hohe dG der Gatekante eingefuhrt wird.

Die verschwindend kleinen Variationen von CBG und Cfr vermogen nichtdie steigende Eingangskapazitat zu erklaren, da deren Summe annaherndkonstant bleibt:

|CBG + Cfr | ≈ const < 10 % Cin (4.77)

Eingangskapazitatsmessungen

Zur naheren Eruierung werden Messungen an CMOS-Transistoren in Vier-telmikrometer-Technologie durchgefuhrt (siehe Kapitel 5).

Die bei einer Frequenz von f = 100 MHz extrahierten Kapazitaten

CGG = (Y11) / (2 πf) und (4.78)

CDG = (Y21) / (2 πf) (4.79)

bestatigen die zuvor von dem Bauelementesimulator gewonnene Beobach-tung. Die Abbildungen 4.37 und 4.38 zeigen die Ubereinstimmung.


Eingangskapazitatsmodell

Der Anstieg der Eingangskapazitat kann lediglich verstanden werden, wennman den Drainbereich in sein Widerstands-Kapazitats-Netzwerk aufteilt, wiedies in Abbildung 4.40 geschieht.

0,0

50,0

0−

0,0

50,1

0y

[µm

]

0,150,10 0,20 0,25 0,30x [µm]

uds sat udi

ugs

Rov,DRch,D

Cch,D Cov,D

Abbildung 4.40: Drainbereich mit einem verteilten Widerstands-Kapazi-tats-Netzwerk

Das Gate koppelt uber den Kanal und die Uberlappregion auf die Drain.Die Spannung am

”pinchoff point“ folgt der Gate-Source-Spannung. Daher

kann der kapazitive Beitrag uber die Kanalanteile Rch,D-Cch,D vernachlas-sigt werden.

Im Gegensatz hierzu ist dies fur die Anteile uber die Uberlappgebiete nichtmoglich: Die Spannung udi am drainseitigen pn-Ubergang nimmt ab, wenndie Gate-Source-Spannung ansteigt. Dies ist eine Folge des hoheren Span-nungsabfalls uber den parasitaren Drainwiderstand RD ≈ Rov ,D aufgrunddes großeren Stroms.

Daher muß die Uberlappkapazitat Cov ,D in Kombination mit dem Uberlapp-widerstand Rov ,D als

”innere Miller-Kapazitat“ angesehen werden [30].

Abbildung 4.41 zeigt das Kleinsignalersatzschaltbild, das dem obigen Aus-schnitt (Abbildung 4.40) entspricht.

Hieraus lassen sich unter Beachtung von

YGG + YDG + YSG = 0 (4.80)


D

Susi

udi G

ugs

C∗dg ≈ Cov ,D

g0udsC∗sg gmugs

gs

gd

Abbildung 4.41: Kleinsignalersatzschaltbild zur Erklarung des”inneren

Miller-Effekts“

die aquivalenten Y -Parameter ermitteln, indem man die Strom-Spannungs-Gleichungen lost:

Y21 =gd(

ωC∗dg

)2

+ g2d

·[(

ωC∗dg

)2− gmgd + jωC∗

dg (gd + gm)]

(4.81)

Y11 =−gd(

ωC∗dg

)2

+ g2d

·[(

ωC∗dg

)2 − gmgd + jωC∗dg (gd + gm)

]+

−gs(ωC∗

sg

)2+ g2

s

·[(

ωC∗sg

)2+ gmgs + jωC∗

sg (gs − gm)]

(4.82)

= −Y21 −gs(

ωC∗sg

)2+ g2

s

·[(

ωC∗sg

)2+ gmgs + jωC∗

sg (gs − gm)]

mit Y21 = YDG und Y11 = YGG (4.83)

Besondere Beachtung ist hierbei den Termen mit hervorgehobenen Vorzei-chen zu schenken, die sich am besten durch den Vergleich mit dem Uberganggd, gd → ∞, also dem Weglassen der parasitaren Widerstande, verdeutlichenlassen: Wahrend der Realteil der Transmissionsadmittanz Y21 sich

von − gm auf

(ωC∗

dg

)2

gd − g2d · gm

(ωC∗

dg

)2

+ g2d

(4.84)


andert, steigt dessen Imaginarteil

von ωC∗dg auf

ωC∗dg (gd + gm) · gd(ωC∗

dg

)2

+ g2d

. (4.85)

Mit C∗dg ≈ Cov ,D und durch Vergleich mit Gleichung (4.79) erhalt man die

verstarkte Drain-Gate-Kapazitat:

CDG ≈ C∗dg ·

(1 +

gm

gd

)≈ Cov,D ·

(1 +

gm

gd

)(4.86)

Außerdem erklart sich aus den Gleichungen auch die leichte Abnahme derSource-Gate-Kapazitat CSG in Abbildung 4.38 durch sourceseitige Degene-ration (ugs → usi ).

In anderen Worten: Der Sourcewiderstand verursacht eine Gegenkopplung;bei Erhohung der Gatespannung wird der Transistor niederohmiger und so-mit der Spannungsabfall uber RS großer. Umgekehrt verringert sich das Po-tential an der Drainseite.

Da das Gate niederohmig ist und in Serie zu den Parasiten liegt, kann seinkapazitiver Beitrag vernachlassigt werden.

Vergleichbar der aus der Schaltungstechnik bekannten Miller-Kapazitat wirddie Uberlappkapazitat Cov,D uber den Widerstand Rov ,D verstarkt.

Der Uberlappwiderstand wird als verteilter Widerstand angesehen und daher— in Analogie zur Beschreibung des Gatewiderstandes (Seite 60) — auf einenEffektivwert reduziert:

1 +gm

gd≈ 1 + 1/3 gmRD ≈ 1 + 1/3 gmRov ,D ≈ 1/3 gmRov ,D (4.87)

Innerhalb einer ausgewahlten Technologie gleichen sich die Uberlappregionenaller Transistoren unabhangig von ihrer Gatelange. Daher variieren Rov ,D

und Cov,D nur mit der angelegten Spannung und lassen sich ansonsten mit-tels der Uberlapplange Lov und dem Dotierungsprofil beschreiben.

Rov ,D = Rov ,D (L) und Cov,D = Cov,D (L) (4.88)

Die drainseitige Uberlappregion wird fur negative UGD invertiert. Wohinge-gen die dadurch verursachte Abnahme von Cov ,D wohlverstanden ist [60],wird bis dato dem dramatischen Anstieg von Rov ,D wenig Bedeutung ge-schenkt. Dieser ist in Abbildung 4.42 gezeigt.


bereichSattigungs-

bereichWiderstands-

0

1000

2000

3000

4000

5000

−1 −0,5 0 0,5 1 1,5 2 2,5UGD [V]

UDS = 0,5 V

Uth(UDS =2,5 V) = 0,45 V

UDS = 0,1 V

UDS = 1,0 VUDS = 1,5 V

UDS = 2,5 V

Rov ,D [Ω µm] L = 0,25 µm

UDS = 2,0 V

Abbildung 4.42: Drainseitiger Uberlappwiderstand vs. Gate-Drain-Span-nung

Fur DC-Anwendungen kann dieser Effekt vernachlassigt werden, da der Ka-nalwiderstand in Sattigung dominiert. AC-Modelle mussen jedoch ihren Fo-kus darauf richten.

Abbildung 4.43 vergleicht die aus Messungen und Bauelementesimulationengewonnene Drain-Gate-Kapazitat mit der Miller-verstarkten Uberlappkapa-zitat des Modells und belegt so dessen Richtigkeit.

Mithilfe der Implementierung der Uberlappwiderstande (Kapitel 4.1.4) ingebrauchliche CMOS-Modelle laßt sich die Drain-Gate-Kapazitat leicht anMessungen anpassen.

Fazit

Da die Drain-Gate-Kapazitat maßgeblich zur Eingangskapazitat

Cin = CGG = CDG + CSG(+CBG) (4.89)

= Cov,D · (1 + 1/3 gmRD) + CSG(+CBG)

beitragt, verursacht der”innere Miller-Effekt“ einen Anstieg von Cin bis auf

Werte oberhalb der ublicherweise angenommenen 2/3 Cox . Durch Extrapola-tion kann sogar erwartet werden, daß die Eingangskapazitat Cin ab Gate-langen unterhalb von etwa 0,17 µm die Oxidkapazitat Cox ubersteigt.

4.3. Implementierung in den Schaltungssimulator 105

−1/3gmRDCov,D/Cox simuliert

−CDG/Cox gemessen−CDG/Cox simuliert

0

0,1

0,2

0,3

0,4

0,5

0,6

0,7

0,8

0 0,2 0,4 0,6 0,8 1L [µm]

CDG/Cox [−]

UDS = 2,5 V, UGS = 1,0 V

Simulation Messung

Abbildung 4.43: Normalisierte Drain-Gate-Kapazitat im Vergleich zwi-schen Modell, Bauelementesimulation und Messungen vs. Gatelange

Als Konsequenz daraus muß die in Schaltungen erforderliche Eingangslei-stung erhoht werden. Außerdem wird die Transitfrequenz uberschatzt.

Ubliche Vier-Knoten-Modelle vermogen nicht, den”inneren Miller-Effekt“ zu

beschreiben, da dieser ausschließlich uber das Rov ,DCov ,D-Netzwerk verstan-den werden kann.

4.3 Implementierung in den Schaltungssimulator

Die wesentlichen Anforderungen an eine Modellimplementierung in einenSchaltungssimulator liegen in der Konvergenzsicherheit sowie der benotigtenRechenzeit. Das nun folgende Kapitel geht auf einige Details ein.

4.3.1 Kapazitats- vs. Ladungsbeschreibung

Prinzipiell ist eine zur Darstellung des Kleinsignalersatzschaltbildes analo-ge Implementierung denkbar. Dies entsprache einer Vernetzung der darinvorkommenden Widerstande und Kapazitaten, einem sog. Kapazitatsmodell.

Diese Vorgehensweise ist jedoch mit einem gravierenden Mangel belegt:


Wegen

Q =

∫C dU (4.90)

muß die numerisch anspruchsvolle Integration der Kapazitaten durchgefuhrtwerden. Dies kann durch Rundungsfehler zu Abweichungen in der Integrati-onskonstante und mithin zur scheinbaren Ladungsanhaufung im Bauelementfuhren.

Daher hat sich in der Modellierung die differentielle Form in sog. Ladungsmo-dellen durchgesetzt. BSIM3v3.1 ist hierfur ein Beispiel. Durch seine weltweiteStandardisierung wird es von allen kommerziellen Simulatoren (SABERTM,ELDO, SPICE, HSPICE, SPECTRETM, etc.) unterstutzt.

Die neuen internen Knoten werden entweder in BSIM3v3.1 direkt implemen-tiert oder in Form eines Hut-Modells eingefuhrt, um die Kompatibilitat mitzukunftigen Versionen sicherzustellen.Da desweiteren die Anforderung besteht, existierende Kapazitatsparameterweiterverwenden zu konnen, wird die Gate-Source-Kapazitat in die Serien-darstellung CGS−RS umgerechnet.

4.3.2 Implementierung von BSIM3v3.1 in SABERTM

Um eine Schaltung in SABERTM zu simulieren, muß ein saber input file(*.sin) erstellt werden, das samtliche Elemente der Schaltung in der FormBauelement.Bezeichnung Knoten Modellparameter enthalt.

Zur Simulation eines NMOS-Transistors konnte dies beispielsweise heißen:mbsim3v3_1.tr1 d g s b = model = (type=_n), w=96u, l=0.25u

SABERTM verwendet somit das template mbsim3v3_1.sin, das die Beschrei-bung des Transistors beinhaltet. Diese Datei ruft wiederum hierarchisch wei-tere Dateien auf, wie in Tabelle 4.1 vereinfacht dargestellt ist. Aufgezeigt sindhierbei lediglich die wichtigsten Stufen bis zum Modellkern von BSIM3v3.1;zahlreiche header -Dateien, Konstantendeklarationen und kompilierte object-Dateien wurden der Ubersichtlichkeit halber weggelassen. Dasselbe gilt furZwischenschritte uber das sog. C/Ratfor Interface zur Erzeugung des Stan-dard Fortran 77-Codes und zur Berucksichtigung der Tatsache, daß Fort-

ran Funktionen by reference und C by value aufruft.

Somit zeigt sich der gewaltige Unterschied einer Bauelemente-Modellierungauf der Grundlage eines bestehenden Systems, in diesem Fall BSIM3v3.1, undeiner autarken, fur sich stehenden Beschreibung in der Schnittstellen-Proble-matik: Wahrend fur diese eine Implementierung der Modellgleichung in der

4.3. Implementierung in den Schaltungssimulator 107

Ebene Dateiname Sprache

1 Schaltung.sin MASTTM

2 mbsim3v3_1.sin MASTTM

3 mbsim3v3_1.f Fortran

4 bsim3v3_1.c C5 BSIM3v3_1defs.h, C

b3v3_1chan.h, b3v3_1check.h

Tabelle 4.1: Hierarchie der Implementierung von BSIM3v3.1 in SABERTM

Sprache MASTTM auf oberster Ebene ausreicht, mussen fur die Modifizierungvon BSIM3v3.1 wesentlich tiefgreifendere Veranderungen vorgenommen wer-den. Außerdem ist es erforderlich, auf den bestehenden Modellparametern— im Falle von BSIM3v3.1 162 — aufzusetzen.12

Die in Kapitel 4 beschriebenen Modifikationen am Vier-Knoten-Modell be-ziehen sich v.a. auf die Kanalbeschreibung der in Tabelle 4.1 dargestelltenDatei b3v3_1chan.h, wahrend fur das Sechs-Knoten-Modell aus Kompatibi-litatsgrunden ein Hut-template in Form einer zusatzlichen Hierarchieebeneoberhalb von mbsim3v3_1.sin bevorzugt wurde. Die inneren Widerstandeaus Abschnitt 4.1.2 wurden direkt in mbsim3v3_1.sin verwirklicht.

4.3.3 Subcircuit-Implementierung

Die großte Kompatibilitat zu kunftigen BSIM-Versionen wird gewahrleistet,indem dessen Quellcode bei der Implementierung eines neuen Modells nichtmodifiziert wird.

Dann bietet sich eine Subcircuit-Implementierung an, welche die neuen Ef-fekte in einem Hut-Modell vereinigt. Wahrend fur diese Arbeit ein offenerBSIM3v3.1-Quellcode nur fur den SABERTM-Simulator zur Verfugung stand,ermoglicht eine Subcircuit-Implementierung ein simulatorunabhangiges Mo-dell. Dieses ist in Abbildung 4.44 gezeigt.

Bei diesem Drei-Terminal-Modell sind entsprechend den zur Verfugung ste-henden Meßstrukturen Source und Bulk fest verbunden. Die Parameter desSubstratnetzwerks nach [49] lassen sich aus den Kleinsignalparametern desausgeschalteten Transistors (UGS = 0 V) ermitteln. Aufbauend auf einem

12Um die geometrische Skalierbarkeit zu erreichen, benotigt BSIM3v3.1 allein zur Be-schreibung der Einsatzspannung 16 Parameter; mit BSIM4 steigt die Zahl auf 19.


RGS RGD

RG

Dsub

CGD

Rsub1Rsub2

CGS

RDRS DrainSource/Bulk

Gate

BSIM-MOS

Abbildung 4.44: Subcircuit-Implementierung des neuen Modells

kommerziellen BSIM-Parametersatz der Firma Infineon wird dieser dahin-gehend modifiziert, daß die Parameter rdsw und cjswg gleich Null gesetztwerden. Desweiteren werden die inneren Kapazitaten uber den Parameterdlc ausgeschaltet; die Uberlappkapazitaten bleiben dabei unverandert.

4.4 Unterschiede zu bisherigen Modellen

Tabelle 4.2 stellt die Unterschiede zu bisherigen Modellen zusammenfassendgegenuber.

Kriterium Standard BSIM3 Neues Modell

NQS-Verhalten ⊕Eingangsimpedanz ⊕Steilheiten () (⊕) ⊕Uberlappgebiet () ⊕Skalierbarkeit () ⊕ ⊕AC/DC-Kanallange ⊕ ⊕

Tabelle 4.2: Vergleich verschiedener Modelle hinsichtlich ihrer fur dieKleinsignalbeschreibung notwendigen Eigenschaften

5 Messungen

Sinn und Zweck eines Kompaktmodells ist die moglichst realitatsnahe Wie-dergabe der elektrischen Eigenschaften des Bauelements im Schaltungssimu-lator.

Um die Qualitat des neu entwickelten Modells zu demonstrieren, werdenHochfrequenzmessungen durchgefuhrt und mit den Ergebnissen der Schal-tungssimulation verglichen.Als Testumgebung stehen Strukturen mit CMOS-Transistoren in Viertelmi-krometer-Technologie der Firma Infineon Technologies AG zur Verfu-gung.

5.1 Teststrukturen

Einzeltransistoren auf der Siliziumscheibe (Wafer) dienen als Teststruktu-ren, die mithilfe eines Spitzenmeßplatzes1 analysiert werden.

Abbildung 5.1 zeigt ein typisches Layout eines Hochfrequenztransistors, dervon einem Guard -Ring umgeben ist. Deutlich ist links die Aufspaltung desGates in vier gleich lange Finger zu erkennen. Die Drain wird von rechtszugefuhrt und ist mit der verdeckten Source abwechselnd den Gatefingernzwischengelagert. Die kleinen dunklen Quadrate sind die Kontaktlocher.

Da die Skalierbarkeit eine der wesentlichen Anforderungen an ein Modell ist,werden Transistoren verschiedener Lange gemessen. Die Weitenabhangigkeitist hierbei von untergeordneter Wichtigkeit, da in Hochfrequenzschaltungenbevorzugt Transistoren großer Weite Anwendung finden.

Tabelle 5.1 faßt die Geometriedaten der gemessenen Testtransistoren, Tabel-le 5.2 die gemessenen Spannungs- und Frequenzbereiche zusammen.

Die Abbildungen 5.2 und 5.3 zeigen Photographien eines der verwendetenTransistoren in verschiedener Auflosung.

1KEITHLEY INSTRUMENTS Micro Chamber

109

110 Kapitel 5. Messungen

Gate

Source

DrainW/4 = 3 µm

W/L = 12 µm/0,25 µm

Abbildung 5.1: Layout eines Hochfrequenztransistors mit vier Fingern undeinseitiger Gatekontaktierung

Transistor Weite W Lange L

1 96 µm 0,25 µm2 96 µm 0,35 µm3 96 µm 0,50 µm4 96 µm 1,05 µm5 144 µm 0,25 µm

Tabelle 5.1: Ubersicht uber die gemessenen HF-Transistoren

Darin sind deutlich die ab Seite 61 diskutierten Gatefinger erkennbar.

Um den parasitaren Einfluß des Meßaufbaus so gering wie moglich zu halten,werden die Messungen direkt auf dem Wafer durchgefuhrt.

5.1. Teststrukturen 111

100 µm

Ground Gate Ground

Drain GroundGround

Abbildung 5.2: Photographie eines Hochfrequenztransistors mit acht malvier Fingern (W/L = 96 µm/0,25 µm) in 340-facher VergroßerungDer umkreiste Bereich entspricht dem aus Abbildung 5.3.


Gate

Ground/Source Drain

10 µm

Abbildung 5.3: Photographie eines Hochfrequenztransistors mit acht malvier Fingern (W/L = 96 µm/0,25 µm) in 2400-facher VergroßerungDer umkreiste Bereich entspricht dem aus Abb. 5.2, der weiß gestricheltedem Layout-Ausschnitt aus Abb. 5.1.

5.2. Meßextraktion 113

Meßbereich

Spannung UGS 0 V, 0,1 V, . . . 2,5 VSpannung UDS 1,5 V, 2,0 V, 2,5 VSpannung UBS 0 VFrequenz f 100 MHz, 340 MHz, . . . 48,1 GHz

Tabelle 5.2: Ubersicht uber die Spannungs- und Frequenzmeßbereiche

Als Abschlußwiderstand fungiert der ubliche Wert von 50 Ω. Dieser ergibtsich als Kompromiß zwischen

• dem maximalen Leistungsvermogen bei 30 Ω und

• der minimalen Dampfung bei 77 Ω [55].

5.2 Meßextraktion

Messungen der Kleinsignal-Streuparameter Sij werden zwangslaufig durchparasitare Elemente wie die Kontaktflachen (pads) zum Aufsetzen der Meß-nadeln oder die Zuleitungen zum Transistor verfalscht.

Nach der meßgerateinternen Kalibrierung mittels Widerstands- und Kapa-zitatsstandards verbleiben die Fehlergroßen des DUT 2. Um diese nachtrag-lich zu eliminieren, mißt man zusatzlich zum eigentlichen Bauelement offeneund kurzgeschlossene Strukturen. Damit werden die Meßergebnisse in einemzweistufigen Verfahren korrigiert.Die Vorgehensweise in der Korrekturrechnung (de-embedding) ist in Abbil-dung 5.4 illustriert und soll im folgenden kurz erlautert werden [50, 93]:

1. Zunachst werden die Streuparameter in Leitwertparameter umgewan-delt (siehe Tabelle A.2 auf Seite 155).Unter der Annahme, daß die Parasiten der offenen Struktur (open) nuraus zum DUT parallelen Elementen bestehen, werden die Leitwerte deroffenen Struktur von der kurzgeschlossenen Struktur (short) und demDUT subtrahiert3.

Y′= Y DUT − Y open (5.1)

Y′′

= Y short − Y open (5.2)

2Device Under Test3Die Großen Y und Z stellen die Matrizen der Leitwerte Yij und Impedanzen Zij dar.


Ground

Signal

Ground

DUT

Source/BulkDrainGate

Open ShortZY

Abbildung 5.4: De-embedding mit open- und short-Strukturen

2. Unter der Annahme einer reinen Serienschaltung der parasitaren Ele-mente des short wird nun die Differenz der Zwischenergebnisse im Im-pedanzraum (Tabelle A.1, Seite 154) gebildet.

Z = Z′ − Z

′′= Y

′−1− Y

′′−1(5.3)

Mithilfe der Umrechnung nach Tabelle A.3 auf Seite 156 erhalt mandaraus die korrigierten Streuparameter des Transistors.

5.3 Streuparameter

Die gemessenen Streuparameter eines Transistors mit W/L = 96/0,25 beiUDS = 2,5 V zeigt Abbildung 5.5 im sog. Smith-Diagramm (Anhang C).Neben den funf verschiedenen Gatespannungen von 0 V bis 5 V sind die an-gelegten Frequenzen durch Symbole im Abstand von 10 GHz kenntlich ge-macht.

Abbildung 5.6 zeigt die gemessenen Transmissions- oder Ubertragungspa-rameter. Fur diese wird ublicherweise die Darstellung in Polarkoordinatengewahlt.Auch hier verlauft der Frequenzmeßbereich von 100 MHz bis 48,1 GHz.

5.4 Admittanzparameter

Die gemessenen Streuparameter lassen sich mithilfe von Tabelle A.2 in Leit-wertparameter umwandeln. Die folgenden Abbildungen vergleichen diese fur

5.4. Admittanzparameter 115

0,5 1 2 3 4 5

10

0,5

1

2

3

4

56

10

20

UGS

f

UGS = 0,0 V0,5 V1,0 V1,5 V2,0 V2,5 V

0−0,5 0,5 (S11)1−1−1

−0,5

0

1

0,5

(S11)

0,5 1 2 3 4 5

10

0,5

1

2

3

4

56

10

20

f

UGS

(S22)

−1 0 0,5 1 (S22)−0,5−1

−0,5

0

1

0,5

Abbildung 5.5: Gemessene Streuparameter eines Transistors mit W/L =96/0,25 bei UDS = 2,5 V im Smith-Diagramm201 lineare Frequenzschritte von 100 MHz bis 48,1 GHzSymbole bei 10, 20, 30, 40 GHz


f

UGS

UGS = 0,0 V0,5 V1,0 V1,5 V2,0 V2,5 V

(S21)

−1 0 1 2 3 (S21)−3 −2−3

−2

−1

0

1

2

3

f

UGS

(S12)

−0,3 −0,1 0 0,1 0,2 0,3 0,4 (S12)−0,2−0,4

−0,3

−0,2

−0,1

0

0,1

0,3

0,4

−0,4

0,2

Abbildung 5.6: Gemessene Transmissionsparameter eines Transistors mitW/L = 96/0,25 bei UDS = 2,5 V im Polardiagramm201 lineare Frequenzschritte von 100 MHz bis 48,1 GHzSymbole bei 10, 20, 30, 40 GHz

5.4. Admittanzparameter 117

einen typischen Arbeitspunkt hinsichtlich ihres Betrags und ihrer Phase mitdem neu entwickelten Modell und der herkommlichen BSIM3v3.1-Beschrei-bung. Zur Simulation wird die in Kapitel 4.3.3 beschriebene Implementierungunter SPECTRETM verwendet.

Abbildung 5.7 gibt dabei das Verhalten unter Gate- und Abbildung 5.8 dasunter Drainansteuerung wieder.

83

84

85

86

87

88

89

90ϕ (Y11) []

Neues ModellBSIM3v3.1

Messung

0

2

4

6

8

10

12

14

0 3 6 9 12 15

|Y11| [10−3 Mho]

f [GHz]

ϕ (Y21) []

−20

−10

0


Messung

0

5

10

15

20

25

30

35

40

0 3 6 9 12 15

|Y21| [10−3 Mho]

f [GHz]

Abbildung 5.7: Frequenzgang eines W/L=96/0,25-Transistors unter Ga-teansteuerung (UGS =1,5 V, UDS =2,5 V)


−100

−90

−80ϕ (Y12) []


Messung

0

0,5

1

1,5

2

2,5

3

3,5

4

0 3 6 9 12 15

|Y12| [10−3 Mho]

f [GHz]

0

10

20

30

40

50

60

70

80ϕ (Y22) []


Messung

0

1

2

3

4

5

6

7

8

0 3 6 9 12 15

|Y22| [10−3 Mho]

f [GHz]

Abbildung 5.8: Frequenzgang eines W/L = 96/0,25-Transistors unterDrainansteuerung (UGS =1,5 V, UDS =2,5 V)

Beide Ansteuerungsmodi lassen sich mithilfe des neuen Modells genauer si-mulieren.Insbesondere die fur die Berechnung des Eingangswiderstands relevante Y11-Beschreibung wird deutlich verbessert.

5.5. Transitfrequenz 119

5.5 Transitfrequenz

Aus den gemessenen Streuparametern lassen sich zahlreiche wichtige Kenn-großen des Transistors ermitteln.

Eine zentrale Rolle ubernimmt dabei die Transitfrequenz, also die Frequenz,bei der die Stromverstarkung Eins ist. Von Schaltungsentwicklern bevorzugtist dafur ihre vom Arbeitspunkt abhangige Darstellung uber dem Drain-strom, wie sie Abbildung 5.9 zeigt.

Fur den Transistor mit W/L = 96 µm/0,25 µm ergibt sich ein maximales ft

von 37,6 GHz bei UDS = 2,5 V und UGS = 1,3 V.

0,35 µm

1,05 µm

L=0,25 µm

0,5 µm

0

5

10

15

20

25

30

35

40

0,1 1 10 100

ft [GHz]

W = 96 µm UDS = 2,5 V ID [mA]

Abbildung 5.9: Transitfrequenz uber dem Drainstrom

Die Transitfrequenz nimmt mit steigender Gatelange ab, ist aber weitenun-abhangig (Abbildung 5.10)4.

5.6 Eingangswiderstand

Abbildung 5.11 stellt den Frequenzgang des extrahierten Eingangswider-stands eines W/L = 96 µm/0,25 µm-Transistors fur verschiedene Gatespan-nungen dar. Im schaltungstechnisch relevanten Bereich oberhalb der Ein-

4Die Differenz zum verhergehenden Bild ergibt sich durch eine unterschiedliche Extrak-tionstechnik: Hier wird H21 auf die hohen Frequenzen extrapoliert.


24

26

28

30

32

34

36

38

40

42

44

0,24 0,26 0,28 0,3 0,32 0,34 0,36L [µm]

W = 72 µm108 µm144 µm

ft [GHz]

Abbildung 5.10: Geometrieabhangigkeit der Transitfrequenz

0,5 V1 V

1,5 V2 V

UGS = 0 V

2,5 V

0

5

10

15

20

0 5 10 15 20 25 30 35 40 45 50

Rin [Ω]

f [GHz]UDS = 2,5 V W/L = 96 µm/0,25 µm

UGS

Abbildung 5.11: Eingangswiderstand uber der Frequenz fur verschiedeneGatespannungen

5.6. Eingangswiderstand 121

satzspannung verlauft dieser nahezu frequenzunabhangig. Kritisch ist seineBewertung fur die interessanten Frequenzen bis etwa 6 GHz:Hier sind die Gatestrome vergleichsweise gering, weshalb wegen

Rin = (1/Y11) = (ugs/ig) (5.4)

kleine Meßfehler große Streuungen verursachen.

Dies ist der Grund, warum bei der Herleitung des Eingangswiderstandsmo-dells den Ergebnissen des auf die DC-Messungen geeichten MEDICITM derVorrang eingeraumt wurde. Die Messungen bestatigen die Abnahme vonRin bei steigender Gatespannung.

Vergleicht man die gemessenen Eingangswiderstande aus der letzten Abbil-dung mit den auf die Weite W =96 µm skalierten Ergebnissen der MEDICITM-Simulation (Abbildung 4.18), so weisen diese etwa um den Faktor drei ge-ringere Werte auf.

Hier zeigt sich die hohe Sensibilitat des Eingangswiderstandes auf die durchdie Gatekapazitat verursachte Imaginarkomponente des Eingangsstromes,was abermals die Notwendigkeit hochgenauer Bauelementesimulationen be-legt.

Rin = (1/Y11) = (Y11)

2 (Y11) + 2 (Y11)(5.5)

Tabelle 5.3 vergleicht exemplarisch die fur die Berechnung des Eingangs-widerstandes relevanten Einzelkomponenten aus den Meß- sowie Simulati-onsdaten. Obwohl die Realkomponente der Eingangsadmittanz in der Simu-

Messung Simulation Abweichung

(Y11) 0,14 mA/V 0,050 mA/V −63 % (Y11) 3,8 mA/V 4,1 mA/V 5,8 %Rin 9,1 Ω 3,0 Ω −67 %

Tabelle 5.3: Vergleich der fur den Eingangswiderstand relevanten Einzel-komponenten aus Messung und MEDICI

TM-Simulation (W/L = 96/0,25,f = 4,9 GHz, UDS = 2,5 V und UGS = 1,5 V)

lation kleiner ist als in der Messung, ist der Eingangswiderstand ebenfallskleiner. Dieses scheinbar paradoxe Verhalten liegt in der nur sechs-prozenti-gen Abweichung der Imaginarkomponente begrundet.


Abbildung 5.12 demonstriert die gute Wiedergabe des Eingangswiderstandsdurch das neue Modell. Im Gegensatz hierzu resultiert in der BSIM3v3.1-Beschreibung kein Eingangswiderstand, was analog ist zur frequenzunab-hangigen 90 %-Phasenverschiebung von Y11 aus Abbildung 5.7.


Messung

0

5

10

15

20

0 3 6 9 12 15

Rin [Ω]

W/L = 96/0,25 f [GHz]

UGS = 1,5 V UDS = 2,5 V

Abbildung 5.12: Vergleich des gemessenen Eingangswiderstands mit demneuen Modell und BSIM3v3.1

5.7 Ausgangswiderstand

Abbildung 5.13 stellt den Verlauf des Ausgangswiderstands Rtot = UDS/IDS

von Transistoren verschieden kleiner Lange fur typische Spannungen dar.

Der Vergleich mit den Daten der Bauelementesimulation bestatigt deren Ge-nauigkeit.

Der Ausgangswiderstand verlauft linear, aber nicht proportional, zur Tran-sistorlange.Durch Extrapolation auf den Wert 2Lov erhalt man den Widerstandswertbei einer virtuellen Kanallange Null, welcher nur durch die Parasiten gepragtist.

Dieser ist zum einen spannungsabhangig, zum anderen nicht vernachlassig-bar: Er macht etwa die Halfte des Widerstandes des 0,5 µm-Transistors aus.Sein exaktes Verhalten wird daher in den nachsten Kapiteln vorgestellt.

5.8. Drain-Source-Widerstand 123

0

50

100

150

200

250

300

0 0,2 0,4 0,6 0,8 1

Rtot [Ω]

2,5 V

UGS =1,5 V2 V

L [µm]2 Lov =86 nm UDS =2,5 V W =96 µm

RS+RD

MessungMEDICITM-Simulation

Abbildung 5.13: Ausgangswiderstand fur verschiedene Gatelangen

5.8 Drain-Source-Widerstand

Unmittelbare Auswirkungen auf das Kleinsignalverhalten haben die Leit-werte. Diese werden ublicherweise jedoch nicht aus S-Parameter-Messungengewonnen.

Die folgenden Messungen werden daher an Strukturen durchgefuhrt, dienicht eigens fur Hochfrequenzanwendungen ausgelegt sind5. Tabelle 5.4 faßtdie Geometrien der Bauelemente zusammen, die fur die Messung zur Ver-fugung stehen. Ein Großteil der Bauelemente wurde zur in Kapitel 3.1.3erlauterten Parametergewinnung fur den Bauelementesimulator verwendet.

Die Meßbereiche sind in Tabelle 5.5 aufgelistet.

Abbildung 5.14 vergleicht die nach der ab Seite 88 beschriebenen Methodeextrahierten Serienwiderstande sowohl mit dem neu entwickelten Modell alsauch mit BSIM3v3.1.

Da sich bei hohen Gatespannungen die großten Strome ergeben, schlagendort die Widerstande am starksten zu Buche.

Dadurch ist der Wert bei UGS = 2,5 V ein Fixpunkt in der Parameterbestim-mung. Fur die lineare Beschreibung aus BSIM3v3.1 verbleibt daher lediglicheine Variation der Geradensteigung durch den Parameter prwg. Dieser wirdublicherweise sehr klein gewahlt, um den asymptotischen Verlauf der Wider-

5Diese werden z.T. mit dem Programm Utmost der Firma Silvaco extrahiert.


Weite W Lange L Weite W Lange L

1 10 µm 0,2 µm 13 0,24 µm 10 µm2 0,28 µm 0,25 µm 14 0,28 µm 10 µm3 0,32 µm 0,25 µm 15 0,32 µm 10 µm4 0,36 µm 0,25 µm 16 0,36 µm 10 µm5 10 µm 0,25 µm 17 0,4 µm 10 µm6 10 µm 0,3 µm 18 0,52 µm 10 µm7 10 µm 0,4 µm 19 1 µm 10 µm8 10 µm 0,5 µm 20 2 µm 10 µm9 10 µm 0,8 µm 21 3,5 µm 0,7 µm

10 10 µm 1 µm 22 5 µm 10 µm11 10 µm 2 µm 23 10 µm 10 µm12 10 µm 5 µm 24 50 µm 50 µm

Tabelle 5.4: Ubersicht uber die gemessenen Transistoren

Spannung Meßbereich

UGS 0 V, 0,1 V, . . . 2,5 VUDS 0 V, 0,1 V, . . . 2,5 VUBS 0 V, 0,5 V, . . . 2,5 V

Tabelle 5.5: Ubersicht uber die Meßbereiche

stande widerzuspiegeln. Dies kommt einem spannungsunabhangigen Wider-stand gleich, weshalb im folgenden die zweite Variante aus Abbildung 5.14,also RS = RD = 210 Ω, verwendet wird.

Als Folge davon ergeben sich viel zu geringe Werte im niedrigen Spannungs-bereich, wahrend das neue Modell die Widerstandswerte sehr genau trifft.

5.9 Kennlinienverhalten

Die verbesserte Widerstandsmodellierung hat unmittelbare Auswirkungenauf das Kennlinienverhalten des Transistors.

In der Eingangscharakteristik aus Abbildung 5.15 treffen beide Modelle dieMessung sowohl bei sehr großen Stromen, auf welche die Parameter ange-

5.9. Kennlinienverhalten 125

ND = 8·1017 cm−3

NA = 1·1017 cm−3

Lov = 42,5 nmC′

ox = 5,66 fF/µm2

UFBov= 0 V

α = 0,3Rext = 35Ω µm

rdsw = 1490Ω µmprwg = −0,3 1/V

rdsw = 420Ω µmprwg = 0 1/V

0

200

400

600

800

1000

1200

1400

(RS+RD)·W [Ω µm]MessungNeues Modell in BSIM3v3.1BSIM3v3.1 Modell

UGS [V]UDS =100 mV0,5 1,5 2 2,51

Abbildung 5.14: Vergleich der gemessenen und modellierten Serienwider-stande (W/L = 10 µm/0,25 µm)

paßt sind, als auch bei sehr kleinen Stromen. Dort findet kein nennenswerterSpannungsabfall uber die Widerstande statt.Die Diskrepanz zeigt sich jedoch im Bereich dazwischen: BSIM3v3.1 simu-liert hier aufgrund der zu geringen Widerstande einen zu großen Strom.

Dieselben Abweichungen zeigen sich in der Ausgangscharakteristik (Abbil-dung 5.16).

Dabei sei nochmal betont, daß bei der Parameterextraktion besonderes Ge-wicht auf die genaue Wiedergabe der Stromergiebigkeit gelegt wird. Dies istder maximale Drainstrom des Transistors, der in der verwendeten Techno-logie bei UDS = UGS = 2,5 V erreicht wird. Als Folge dieser Priorisierungmuß man in BSIM3v3.1 fur die unteren Gatespannungen Einschrankungenhinnehmen.

Verhaltnis der Widerstandskomponenten

Aus den Kennlinien des letzten Abschnitts lassen sich alle relevanten Wider-standskomponenten des Transistors ermitteln. Diese sollen an dieser Stelleanhand des Widerstandsbereichs weitenunabhangig gegenubergestellt wer-den. Fur UDS = 0,1 V und UGS = 2,5 V kann man aus Abbildung 5.14 auf


BSIM3v3.1 ModellNeues Modell in BSIM3v3.1

0 0,5 1 1,5 2,520

0,2

0,4

0,6

0,8

1

UDS =100 mV UBS =0 V, 2 V UGS [V]

ID [mA]

Messung

UBS =0 V

UBS =2 V

Abbildung 5.15: Vergleich der gemessenen und modellierten Transfer-charakteristik (W/L = 10 µm/0,25 µm)

Neues Modell in BSIM3v3.1BSIM3v3.1 Modell

0 0,5 1,5 2 2,510

1

2

3

4

5

6IDS [mA]

UDS [V]

Operationsbereich einessymmetrischen Invertersbei Udd =2,5V

Messung

UGS =0,5, 1,0, 1,5, 2,0, 2,5 V UBS =0 V

Abbildung 5.16: Vergleich der gemessenen und modellierten Ausgangs-charakteristik (W/L = 10 µm/0,25 µm)

5.10. Gatesteilheit und Verstarkung 127

Seite 125 die Große der parasitaren Widerstande ablesen:

(RS + RD) · W ≈ 420 Ω µm (5.6)

Der Gesamtwiderstand des Transistors ergibt sich aus der Kennlinie der dar-auf folgenden Abbildung 5.15 zu

Rtot · W =UDS

IDS· W ≈ 0,1 V

0,9 mA· 10 µm ≈ 1100 Ω µm, (5.7)

woraus sich der Kanalwiderstand berechnen laßt:

Rch · W = (Rtot − RS − RD) · W = 680 Ω µm (5.8)

Der außere Transistor tragt also mit etwa 38 % entscheidend zum Gesamt-widerstand des Transistors bei.6

5.10 Gatesteilheit und Verstarkung

Wahrend BSIM3v3.1 acht Parameter zur Beschreibung des Ausgangsleitwer-tes g0 anbietet, ist die Gatesteilheit gm bedeutend schwieriger anzupassen.Abbildung 5.17 verdeutlicht dies anhand der zwei, schon in Abbildung 5.14verwendeten, Parametersatze.

Außerdem belegt die Darstellung die richtige Wahl des BSIM3v3.1-Parame-tersatzes im vorigen Abschnitt: Wird der Gatespannungsparameter zu großgewahlt, hat dies einen unphysikalischen Anstieg von gm ab UGS = 1,5 Vzur Folge.

Auch hier zeigt sich der Gewinn durch das neue Widerstandsmodell.

Unmittelbare Folgen hat die mangelhafte Anpaßbarkeit der Gatesteilheit aufeine weitere in der Analogwelt bedeutende Große, die Verstarkung:

a =gm

g0(5.9)

Abbildung 5.18 zeigt dies fur einige typische analoge Arbeitspunkte beiUDS = Udd/2 = 1,25 V.

6Fur UDS = 0,1V und UGS = 1,0V ergibt sich ein Verhaltnis von 27%.



0

200

400

600

800

1000

0 0,5 1,5 2 2,51

rdsw = 420Ω µmprwg = 0 1/V

rdsw = 1490Ω µmprwg = −0,3 1/V

gm [µA/V]

UDS =0,1 V UBS =0 V UGS [V]

Messung

Abbildung 5.17: Vergleich der gemessenen und modellierten Transkon-duktanz gm


0

20

40

60

80

100

120

0,2 0,4 0,8 10 0,6

a=gm/gds [−]

UDS =Udd/2=1,25 V UGS − Uth [V]

Messung

Abbildung 5.18: Vergleich des gemessenen und modellierten Verstar-kungsfaktors a = gm/gds

5.11. Oszillatormessungen 129

5.11 Oszillatormessungen

Nicht nur fur analoge Schaltungsanwendungen, sondern auch im Digitalbe-reich zeigen sich die Auswirkungen des neuen Modells.

Daher wurde ein Ringoszillator mit 17 Inverterstufen in CMOS-Technologieentworfen. Abbildung 5.19 zeigt dessen prinzipiellen Aufbau.

P-MOS

N-MOS

︸︷︷︸

Udd

Uss = 0 V

17 Inverterstufen

Abbildung 5.19: Schaltbild eines 17-stufigen Ringoszillators in CMOS-Technologie

Aus der gemessenen Frequenz des 17-stufigen Ringoszillators von 535 MHzbei einer Versorgungsspannung von Udd = 2,5 V laßt sich die Verzogerungs-zeit τd ermitteln:

τd =1

17 · 2 · 535 MHz= 55 ps (5.10)

Die Verzogerungszeit entspricht dabei der Definition, die bereits in Abbil-dung 6.3 auf Seite 135 verwendet wurde. Der Faktor Zwei ruhrt daher, daßder Inverter wahrend einer Schwingung einmal aufgeladen und einmal ent-laden wird.

In Abbildung 5.16 war bereits der typische Operationsbereich eines symme-trischen Inverters bei Udd =2,5 V vermerkt. Der N- und der P-Kanaler teilensich, abhangig von der Gatespannung, die Versorgungsspannung auf. Ledig-lich beim Umladen fließt ein Querstrom IDS. Das heißt aber, daß der Ar-


beitspunkt maximale Gatespannung/maximale Drainspannung, fur den dieBSIM3v3.1-Parameter optimiert werden, nie erreicht wird.

Abbildung 5.20 vergleicht den Fehler in der simulierten Verzogerungszeitunter Berucksichtigung aller parasitaren Elemente wie z.B. den Zuleitungen.


−35

−30

−25

−20

−15

−10

−5

0

5

2,51,51 2

Verzogerungszeit [%]Fehler der simulierten

τd =55 ps bei Udd =2,5 V Udd [V]

Messung

Abbildung 5.20: Vergleich der gemessenen und simulierten CMOS-Inver-ter-Verzogerungszeit bei verschiedenen Versorgungsspannungen in Ab-hangigkeit vom verwendeten Widerstandsmodell

Mit dem neuen spannungsabhangigen Modell laßt sich eine gute Uberein-stimmung mit den Meßdaten fur alle Versorgungsspannungen feststellen,wahrend mit dem originalen BSIM3v3.1 lediglich die maximale Versorgungs-spannung Udd = 2,5 V ausreichend wiedergegeben wird. Fur geringere Span-nungen belauft sich der Fehler bis auf 30 %.Dies belegt, daß das neue Modell insbesondere fur Schaltungen mit niedri-ger Versorgungsspannung (low voltage/low power applications) unumgang-lich ist.

6 Grenzen der quasistatischen

Modellierung

Uberlegungen zur Nichtquasistatik von Bauelementen erstrecken sich bis-her lediglich auf transiente Spannungsanderungen. Erstmals soll daher derVersuch unternommen werden, die Problemstellung auf AC-Betrachtungenauszuweiten. In diesem Kapitel wird der Frage nachgegangen, ab wann nicht-quasistatische CMOS-HF-Modelle benotigt werden. Es werden Kriterien furdas Einsetzen der NQS-Effekte aus zeitlich transienten Bauelementesimula-tionen und S-Parameter-Messungen hergeleitet.

6.1 Grundannahme der gangigen

Transistormodelle

Die meisten Transistormodelle gehen in ihrer Beschreibung von der quasi-statischen Naherung aus: Sie besagt, daß zu jedem Zeitpunkt die Ladungs-verteilung im Bauelement durch dessen statische DC-Losung ohne großereFehler beschrieben werden kann.

Quasistatische Annahme:1

Ein Bauelement verhalt sich so lange quasistatisch, wie dieTerminalspannungen langsam genug verandert werden, da-mit die Ladungen an jedem Ort im Bauelement

”sofort“ fol-

gen konnen. Dann konnen diese Ladungen identisch zu denenangenommen werden, die man fande, wurde man stattdessenGleichspannungen verwenden [84].

1Die mathematische Formulierung der quasistatischen Annahme wird auf Seite 147 wie-dergegeben.

131

132 Kapitel 6. Grenzen der quasistatischen Modellierung

Dies kann in der Weise interpretiert werden, daß das NQS-Verhalten be-ginnt, sobald die Tragheit der Ladungstrager nicht mehr vernachlassigt wer-den kann. Denn streng mathematisch betrachtet verhalt sich schon jedesbeliebig dimensionierte RC-Glied — und somit erst recht der Transistor —wegen

τ = R · C (6.1)

nichtquasistatisch. Die Frage ist also, ob obige Zeitkonstante in dieselbe Gro-ßenordnung wie die reziproken, fur die AC-Analyse verwendeten, Frequenzenfallt. In jedem realen Bauelement geschehen Ladungs- und Stromanderungennicht sprunghaft. Vielmehr wird eine gewisse Zeit benotigt, bis sich durchDrift und Diffusion eine neue Ladungsverteilung einstellt.

Verzogerung der Ladungstrager

Vollzieht sich die Neuanordnung der Ladungsverteilung schneller als dieublicherweise betrachteten Zeitskalen, so kann man die Laufzeiteffekte desTransistors vernachlassigen und selbigen quasistatisch mit ausreichender Ge-nauigkeit beschreiben. Bei großen Transistorlangen oder hohen Frequenzenist dies jedoch nicht immer gewahrleistet, wie Abbildung 6.1 anhand eines0,25 µm-Transistors fur verschiedene Frequenzen zeigt.

00 0,05 0,1 0,15 0,25

x [µm]

∆Q′Inv/q [1/µm2]

0,2

50

100

150

200

250

300

350

400

450DC

48,1GHz200GHz

100MHz

1000GHz

500

Abbildung 6.1: Partielles Fluten des Kanals mit Elektronen bei extremhohen Frequenzen (Darstellung auf die Elementarladung q normiert)

6.2. Transitzeit 133

Hier wird jeweils zum Zeitpunkt des Spannungsmaximums, also fur eine an-gelegte Sinusspannung nach einer Viertelperiode zu t = 1

4f , die lokale La-

dungsdichte im Kanal Q′ (x) aufgetragen. Fur kleine Frequenzen wird derKanal vergleichbar seinem statischen DC-Verhalten aufgefullt:

Q′ (x, t)AC ≈ Q′ (x)DC (6.2)

Bei hoheren Frequenzen erkennt man hingegen das verzogerte Hineinfließender Ladung von Source und Drain. Offensichtlich erfahren Bereiche im In-neren trotz Spannungsanderung keine Ladungsanderungen. Der elektrischwirksame Kanal erscheint dadurch verkurzt.

6.2 Transitzeit

Eine erste Abschatzung fur den Beginn nichtquasistatischer Effekte erhaltman aus der Betrachtung der Transitzeit τtr : Dies ist diejenige Zeit, diedie Ladungstrager durchschnittlich zum Durchlaufen des Kanals benotigen.Liegt sie in der Großenordnung der verwendeten Transienten, so sind zeitlicheVeranderungen zu berucksichtigen und mithin eine quasistatische Annahmenicht mehr statthaft.

Die Transitzeit laßt sich grob aus der durchlaufenen Strecke L und der Sat-tigungsgeschwindigkeit vsat der Ladungstrager abschatzen. Letztere ist diemaximal fur die Elektronen erreichbare Geschwindigkeit bei Beschleunigungin hohen lateralen Feldern, d.h. bei großen Spannungen oder kleinen Langen.Fur einen Ein-Mikron-Transistor erhalt man:

τtr =L

vsat

≈ 1 µm

107 cm/s≈ 10 ps =

1

100 GHz(6.3)

Ein genauerer Naherungswert kann erzielt werden, indem man die Zahl derLadungstrager im Kanal |QInv/q| mit dem Drain-Source-Strom IDS divi-diert. Man erhalt so die mittlere Aufenthaltsdauer der Elektronen im Kanal.

In Sattigung (UDS > UGS − Uth) ist der Drain-Source-Strom ID nahe-rungsweise unabhangig von der Drain-Source-Spannung UDS und wird le-diglich von der Gate-Source-Spannung UGS sowie der Einsatzspannung Uth

bestimmt — es laßt sich hierfur ansetzen:

τtr =

∣∣∣∣QInv

IDS

∣∣∣∣ =2/3 C ′

oxWL(UGS − Uth)1/2 µC ′

oxW/L(UGS − Uth)2=

4

3

L2

µ(UGS − Uth)(6.4)

=4

3

1 µm2

550 cm2

Vs (1,5 V − 0,5 V)≈ 24 ps =

1

41 GHz


Dabei ist zu beachten, daß die Kanalladung in Sattigung aufgrund der Ka-nalabschnurung auf 2/3 ihres Wertes im Triodenbereich reduziert ist. DieGroße µ steht dabei fur die Elektronenbeweglichkeit, C ′

ox fur die flachenbe-zogene Oxidkapazitat.

Besondere Beachtung verdient hierbei die Feststellung, daß τtr — im Ge-gensatz zu Gleichung (6.3) — quadratisch mit der Gatelange L zunimmt.Dies ist folgendermaßen zu erklaren: Einerseits verlangert sich mit L die zu-ruckzulegende Wegstrecke, andererseits verringert sich dadurch bei gleicherSpannung das elektrische Feld zur Beschleunigung der Elektronen. Fur dieNaherung mithilfe der Geschwindigkeitssattigung skaliert τtr hingegen nurnoch mit der Weglange L. In beiden Abschatzungen hangt die Transitzeitnicht von der Transistorweite W und der Oxidkapazitat Cox ab.

Abbildung 6.2 zeigt die mit L2 normierte Zeit, um die der Kanal verzogertaufgebaut wird.

0

10

20

30

40

50

0,0 2,0 3,0 4,0 5,01,0

W = 10 µmL = 1, 3, 10, 30, 100 µm

tramp = 1 psUDS = 5 VUBS = 0 V

UGS (t) = 0 V UGS max

30 µm10 µm3 µm1 µm

L=100µm

τtr/L2 [s/m2]

UGS max [V]

Abbildung 6.2: Normierte Verzogerungszeit fur verschiedene Transistor-langen (Simulation mit einem NQS-Modell)

Sie wird dem Schema in Abbildung 6.3 entsprechend extrahiert. Die Datenstammen aus einer Simulation mit einem transienten NQS-Modell [64]. Derhyperbolische Verlauf uber der Spannung entspricht Gleichung (6.4). Mankann erkennen, daß fur Transistorlangen unter 3µm die Geschwindigkeits-sattigung, und somit die Skalierung mit L, dominant wird.

Festzuhalten ist weiterhin, daß die aus den Gleichungen (6.3) und (6.4) er-

6.3. Verhalten der Inversionsschicht 135

0,0 0,2 0,4 0,6 0,8 1,0 1,2 1,4 1,6

ID (t) [µA]

5

W =L=10 µmUDS =5 V

τtr

ID (t)

t [ns]tramp = 500 ps

UGS (t)

UGS (t) [V]

100

200

300

400

500

600

700

00

Abbildung 6.3: Definition der Kanalaufbauzeit aus dem Anstieg desDrainstroms auf 50 % seines Endwerts (NQS-Simulation)

mittelten Zahlenwerte oberhalb der gebrauchlichen Frequenzen liegen. Dieslaßt zunachst vermuten, daß NQS fur die AC-Analyse keine Bedeutung hat.

6.3 Verhalten der Inversionsschicht

Ein oft erwahntes Problem in der Kleinsignal-Modellierung scheinen nicht-quasistatische Phanomene zu sein. Im Gegensatz zu [1, 43, 6] wird in die-sem Abschnitt jedoch gezeigt, daß ihr Einfluß unter Kleinsignal-Bedingungenhaufig uberschatzt wird.

Das Ziel dieses Kapitels ist es, den Ubergang zwischen den quasistatischenund nichtquasistatischen Effekten in Abhangigkeit von der verwendeten Fre-quenz, der Kanallange sowie der angewandten Spannung festzustellen. Dieangelegte Spannung und deren AC-Amplitude stellen sich als von unterge-ordneter Wichtigkeit heraus. So wird es moglich, eine theoretische Grenzeabzuschatzen, bis zu der quasistatische MOSFET-Modelle angemessen sind.

Abbildung 6.4 faßt die Vorgehensweise in einem Flußdiagramm zusammen.

Dem Kleinsignalbild entsprechend heben die hiesigen Betrachtungen auf klei-ne Veranderungen der Inversionsschichtladung ∆QInv (t) = qinv (t) des Tran-sistors (Abb. 6.5) ab.


⇒ S-ParameterAC-Messungen

⇒ QInv = QInv (t)L = 0,2 . . . 10µm

BauelementesimulationenTransiente

(MEDICITM)

(TSUPREMTM)Technologiesimulationen

DC-Messungen

Extraktion desQS/NQS-Ubergangs

f = 0, 0,1 . . . 200GHz

Abbildung 6.4: Flußdiagramm der Untersuchungen zur Nichtquasistatik

L

y

x

Inversionsschicht UGS ∼

p

QInv (UGS)QInv (UGS + ∆UGS)

∆QInv (t) =qinv · sin (ωt + ϕ)

n

pinch-off point

Abbildung 6.5: Schema der Inversionsschichtladung entlang des Kanalszu verschiedenen Gatespannungen


Dies steht im Gegensatz zu anderen wissenschaftlichen Untersuchungen [46],die den Schwerpunkt auf sein Verhalten beim Ein- und Ausschalten legen:Der Auf- bzw. Abbau des Kanals unter Großsignalbedingungen benotigt weitmehr Zeit als dessen Relaxation auf Variationen im Kleinsignal.

6.3.1 Transienter Ladungsaufbau

Da das transiente Verhalten der Inversionsschichtladung QInv (t) nicht ge-messen werden kann, werden umfangreiche zeitlich transiente Bauelement-simulationen (MEDICITM) durchgefuhrt. Die Gatelangen bewegen sich zwi-schen 0,2 und 10µm.

Da HF-Bauelemente hauptsachlich fur analoge Stromkreise benutzt werden,ist die Sattigung sicherlich der wichtigste Operationsbereich. Folglich konzen-trieren sich die folgenden Untersuchungen auf einen typischen Wechselstrom-Operationspunkt von

UGS = 1,5 V ≈ (Udd − Uth) /2 und UDS = 2,5 V.

Abbildung 6.6 zeigt die MEDICITM-simulierte Flachenladungsdichte der In-versionsschicht Q′

Inv und ihre Abweichung entlang des Kanals eines 0,25 µm-MOSFETs fur den DC-Fall.

0

0,5

1

1,5

2

2,5

3

3,5

4

−0,50 0,05 0,1 0,15 0,2 0,25

x [µm]

UGS = 1,50 V

1,49 V

−5

0

5

10

15

20

25

30

35

40

∆Q′Inv/q

Q′Inv/q

Q′Inv/q [103/µm2]

UDS = 2,5 V, W = 1 µm

∆Q′Inv/q [103/µm2]

1,51 V

Abbildung 6.6: Ladungstragerdichte der Inversionsschicht entlang des Ka-nals bei Gleichstrom in Sattigung, simuliert mit MEDICI

TM


Da der Drainstrom uber den gesamten Kanal hinweg denselben Wert besitzt,die Geschwindigkeit der beschleunigten Ladungstrager jedoch zur Drainseitehin zunimmt, muß die Ladungstragerdichte — zur Erfullung der Kontinui-tatsgleichung — gleichzeitig abnehmen:

j = qnv (6.5)

Sie nimmt, entsprechend der Geschwindigkeitssattigung, am sog. Abschnur-punkt (pinch-off point) ihr Minimum an.

Die Extraktion der Ladungstragerdichte erweist sich dabei — insbesonde-re fur die transienten Simulationen — als besondere Herausforderung: Umwirklich nur die Ladungstrager der Inversionsschicht zu extrahieren, darfnur in den Gebieten uber die Dichte vertikal integriert werden, in denen dieElektronen Minoritatstrager sind.2

Q′Inv (x, t) =

1

W· dQInv (x, t)

dx=

∫ ∞

0

(x, y, t) Θ (p − n) dy (6.6)

Anderenfalls wird das Ergebnis durch die große Elektronendichte in denUberlappgebieten stark verfalscht.

Fur die Simulation mit MEDICITM unter Gleichstrombedingungen werdenUDS = 2,5 V und UGS = (1,5 ± 0,01) V als Spannungen verwendet. Wennman nun mit einer zeitlich transienten Gatespannung

UGS (t) = 1,5 V + 0,01 V · sin (ωt) (6.7)

eine Kleinsignalspannung nachbildet, erwartet man, daß die gesamte Inver-sionsladung

QInv (t) = W

∫ L

0

Q′Inv (x, t) dx = W

∫ L

0

∫ ∞

0

(x, y, t) Θ (p − n) dy dx

= QInv + qinv · sin (ωt + ϕ) (6.8)

sinusformig zwischen seinen Gleichstromwerten hin- und herschwankt, alsozwischen QInv (1,5 V ± 0,01 V) = QInv (1,5 V) ± qinv (f →0).

6.3.2 Frequenzabhangigkeit

Die transiente Antwort der Inversionsschichtladung QInv (t) auf die angelegteGatespannung ist in Abbildung 6.7 gezeigt. Fur die Darstellung werden dieWerte frequenznormiert, was das Bogenmaß als Einheit zur Folge hat.

2Zur Definition der Theta-Funktion Θ (x) siehe Anhang D.2.


10GHz30GHz

100GHz200GHz

f =0,1GHz

50GHz

f

QInv (1,49 V)q

QInv (1,5 V)q

QInv (1,51 V)q

qinv (f→0)q

4300

4320

4340

4360

4400

1/2π π 3/2π 2πωt [rad]

1,49

1,50

1,51UGS (t) [V]

QInv (t) /q [−]b)

a)

4380

ϕ (QInv )

qinv/q

UGS (t)=1,5V+0,01V·sin (ωt)

Abbildung 6.7: Zeitliches Verhalten der Inversionsschicht:a) Angelegte Gatespannung uber der Zeit (UDS = 2,5 V) fur die Transi-enten-Analyse mit 256 Zeitschritten pro Periodeb) Inversionsschichtladung eines MOSFETs mit W/L = 1/0,25 µm:Die Amplitude und Phase variieren entsprechend der angelegten Gate-spannung fur verschiedene Frequenzen.

Die Amplitude qinv der Inversionsschichtladung verringert sich mit hoherenFrequenzen, ihre Phasenverschiebung ϕ nimmt zu. Besonderes Augenmerkverdient die Beobachtung, daß die Kanalladung eines 0,25 µm MOSFETsnur um ungefahr 60 Ladungstrager pro µm Weite variiert, wenn man dieGatespannung um ubliche 10 mV verandert. Daher sind außerst exakte Si-mulationen vonnoten.

Da MEDICITM im transienten Simulationsmodus nur lineare Spannungsver-anderungen zulaßt (dU/dt = const), muß der Spannungsverlauf diskretisiertwerden: Um eine moglichst glatte Sinuswelle zu erzielen, werden 256 Zeit-


schritte pro Periode fur jede einzelne Frequenz und Gatelange benotigt!

Aus den hochst umfangreichen Simulationergebnissen werden die entspre-chenden Kleinsignalgroßen durch Anpassung entsprechender Sinusfunktio-nen mithilfe des Programms gnuplot3 ermittelt. Als besonders sensibel er-weist sich dabei die Extraktion des Phasengangs.

Die Nichtlinearitaten des Bauelements aus Abbildung 6.7 werden mit dieserVorgehensweise ebenfalls erfaßt.

Die charakteristischen Werte (qinv , ϕ) in Abhangigkeit von der Frequenz fund der Gatelange L konnen in den folgenden Abbildungen gesehen wer-den: Die Amplitude qinv der Inversionsschichtladung (Abb. 6.8 und 6.9) ver-harrt nahezu konstant bis zu einer gewissen Frequenzgrenze und fallt dannaufgrund der Tragheit der Ladungstrager steil ab, wahrend die Phasenver-schiebung ϕ (Abb. 6.10) linear mit der Frequenz variiert. Fur eine spezielle

0,25µm0,3 µm0,4 µm0,5 µm1,0 µm2,0 µm5,0 µm

10,0µm

L=0,2µm

10

100

1000

10000

0,1 1 10 100f [GHz]

qinv/q [−]

UGS = 1,5 V, UDS = 2,5 V, W = 1 µm

Abbildung 6.8: Auf die Elementarladung normierte Amplitude der Inver-sionsschichtladung vs. angelegte Frequenz fur verschiedene Gatelangen

Gatelange ware eine Normierung qinv/q ausreichend und wurde zu demsel-ben charakteristischen Verlauf fuhren. Um jedoch verschiedene Gatelangenmiteinander vergleichen zu konnen, wird auf die jeweilige DC-Ladungsvaria-tion ∆QInv = qinv (f →0) normiert.

3Das Programm gnuplot (Linux version 3.7 patchlevel 1) wurde um einen speziellenTreiber erweitert und in Verbindung mit dem Programm Xfig (3.2 patchlevel 3c) zurErstellung der Grafiken dieser Arbeit verwendet.


0,25 µm0,3 µm0,4 µm0,5 µm1,0 µm2,0 µm5,0 µm

10,0 µm

L=0,2µm

97%=−0,26dB

−12

−10

−8

−6

−4

−2

0

0,01 0,1 1 10 100f [GHz]

L

NQSQS

fNQS (97%, L=1µm)=5,3GHz

qinv/qinv (f →0) [dB] UGS =1,5 V, UDS =2,5 V, W =1 µm

Abbildung 6.9: Auf ihren DC-Wert normierte Amplitude der Inversions-schichtladung vs. Frequenz in logarithmischer Darstellung fur verschiede-ne Gatelangen

0,25µm0,3 µm0,4 µm0,5 µm1,0 µm2,0 µm5,0 µm

10,0µm

L=0,2µm

0

−45,0

−67,520 30 40 50 60 70 80 90 100

ϕ (QInv ) []

L

100f [GHz]

NQSQS

−22,5

−12,0

fNQS (−12 , L=1µm)=6,0GHz

Abbildung 6.10: Phasenverschiebung der Inversionsschichtladung zurGatespannung vs. angelegte Frequenz fur verschiedene Gatelangen


6.3.3 Langenabhangigkeit

Neben der Frequenz ist die Geometrie ein zweiter sensitiver Parameter furdas NQS-Verhalten (Abbildung 6.11).

0,25 µm0,3 µm0,4 µm0,5 µm1,0 µm2,0 µm5,0 µm

10,0 µm

L=0,2µm

1,49

1,5

1,51

0,985

0,99

0,995

1

1,005

1,01

1,015

1/2 π π 3/2 π 2πωt []

b)

a) UGS (t) [V]

L

UGS (t)=1,5V+0,01V·sin (ωt)

QInv (t) /QInv [−]

Abbildung 6.11: Zeitliches Verhalten der Inversionsschicht:a) Angelegte Gatespannung uber der Zeit (UDS = 2,5 V) fur die Transi-enten-Analyse mit 256 Zeitschritten pro Periodeb) Inversionsschichtladung von MOSFETs verschiedener Gatelangen beif = 50 GHz: Die Amplitude und Phase variieren entsprechend der ange-legten Gatespannung.

Wahrend, wie in Abbildung 6.2 gezeigt, die DC-Transitzeit τtr mit L2 an-steigt, ist die AC-Kanal-Verzogerung nur geringfugig von der Gatelange ab-hangig (Abbildung 6.12 und 6.13).


f =0,1GHz10GHz30GHz50GHz

100GHz200GHz

1

1,002

1,004

1,006

1,008

1,010

1,012

1,014

0,2 0,25 0,3 0,35 0,4 0,45 0,5L [µm]

qinv/qinv (f →0) [−] UGS =1,5 V, UDS =2,5 V, W =1 µm

Abbildung 6.12: Auf ihren DC-Wert normierte Variation der Inversions-schichtladung fur verschiedene Gatelangen

f =0,1GHz10GHz30GHz50GHz

100GHz200GHz

0

−1/8π

−1/4π

−3/8π0,2 0,25 0,3 0,35 0,4 0,45 0,5

L [µm]

ϕ (QInv ) [rad]

Abbildung 6.13: Phase der Inversionsschichtladung fur verschiedeneGatelangen


6.4 Grenzfrequenz

Aus den Abbildungen 6.9 und 6.10 kann man eine Grenzfrequenz fNQS derNichtquasistatik extrahieren, welche die erforderliche Genauigkeit garantiert.Das Ergebnis ist in den Abbildungen 6.14 und 6.15 dargestellt.

Die Abweichung der Inversionsladung in Betrag und Phase von ihren Gleich-strom-Werten

∆QInv = qinv (f →0) = QInv (1,51 V) − QInv (1,50 V)

und ϕ (QInv ) = 0. (6.9)

wird hierbei als Genauigkeit definiert.

Bis zu dieser Frequenz fNQS sind keine nichtquasistatischen Effekte in denKleinsignalparametern beobachtbar. Sie hangt naturlich von der betrachte-ten Gatelange ab.

Beispielsweise kann ein 10 µm-NMOS-Transistor mit einer Genauigkeit von99 % in der Beschreibung der Inversionsladung durch eine quasistatische Na-herung bis zu einer Frequenz von 27 MHz beschrieben werden. Fur einenTransistor mit 0,2 µm behalt die Naherung sogar bis zu 46 GHz ihre Gultig-keit.

Toleriert man eine Genauigkeit in der Amplitudenbeschreibung von 96 %und in der Phasenverschiebung von −12 , so ist man in Lage, das Klein-signalverhalten des MOSFETs fur alle Gatelangen bis zur entsprechendenTransitfrequenz ft (L) quasistatisch zu modellieren.Ansonsten ist eine eine NQS-Naherung erforderlich.

Bei den geforderten Genauigkeiten ist jedoch auf die Anwendung zu achten:Beispielsweise hat eine Vernachlassigung der Phasenverschiebung zur Folge,daß der Gatestrom keinen Realteil besitzt und somit kein Eingangswider-stand simuliert werden kann.

6.4.1 Verifikation und Diskussion

Um die gemachten Beobachtungen zu verifizieren, werden HF-Messungenan CMOS-Transistoren in Viertelmikrometer-Technologie durchgefuhrt. DieBauelemente haben eine sogenannte Fingerstruktur mit einer Weite vonW = 96 µm. Die Kleinsignalstreuparameter Sij werden anhand von offe-nen und kurzgeschlossenen Strukturen ermittelt und mit einer zweistufigende-embedding Technik korrigiert [50].

6.4. Grenzfrequenz 145

gemessenes ft

simuliertes ft

erforderliche Genauigkeit

0,01

0,1

1

10

100

1 10L [µm]

qinv/qinv (f →0)=99,9 %99 %97 %

0,2

QS

NQS

fNQS [GHz]

Abbildung 6.14: Aus der Abnahme der Ladungsamplitude extrahierteGrenzfrequenz fNQS vs. Gatelange im Vergleich zu ft

gemessenes ft

simuliertes ft

0,01

1

10

100

10L [µm]

ϕ (QInv )=−1 −2 −5 −12

0,2 1

QS

NQS

0,1

toleriertePhasenverschiebung

fNQS [GHz]

Abbildung 6.15: Aus der Phasenverschiebung der Inversionsladung extra-hierte Grenzfrequenz fNQS vs. Gatelange im Vergleich zu ft


Auf die Einzelheiten des Meßverfahrens wird in Kapitel 5 ab Seite 109 ein-gegangen.

Um die transienten Simulationen und die S-Parameter-Messungen in Re-lation zu bringen, mussen die Strome an den Anschlussen des Transistorsausgewertet werden: Die extrahierte Transitfrequenz4, an der

ft = f (|id/ig| ≡ 1) (6.10)

gilt, zeigt selbst fur stark unterschiedliche Gatelangen gute Ubereinstimmungzwischen den gemessenen und den simulierten Werten (Abb. 6.16).

0,25µm0,3 µm0,4 µm0,5 µm1,0 µm2,0 µm5,0 µm

10,0µm

L=0,2µm

0,35µm0,50µm1,05µm

L=0,25µm

1

10

100

0,01 0,1 1 10 50f [GHz]ft(L=1µm)=5,1GHz

Simulation:

id/ig [−]

L

Messung:

Abbildung 6.16: Extraktion der Transitfrequenz ft (L) aus der unity cur-

rent gain (Messung und Simulation)

Die gemessene Phasenanderung ϑ der Stromverstarkung id/ig bei ft verhaltsich konstant uber einen weiten Bereich an Arbeitspunkten des Sattigungs-gebietes (Abb. 6.17). Dies belegt, daß die Beschrankung der Simulation aufeinen typischen Arbeitspunkt gerechtfertigt ist.

Zieht man in Betracht, daß Schaltungen nicht oberhalb von ft betriebenwerden, stellt sich die Frage, welche minimalen Abweichungen in qinv und ϕ(Abbildungen 6.14 und 6.15) fur ein gewunschtes Frequenzspektrum akzep-tiert werden mussen: Abbildung 6.18 quantifiziert diese Abweichungen von

4unity current gain frequency


10

20

30

40

50

60

70

80

90

0 10 20 30 40 50IDS [mA]

W/L=96/0,2596/0,3596/0,5096/1,05

UDS =2,5 V

UGS =1,5 V

UGS =0,7 V≈Uth +200 mV

UGS =2,5 V

∆ϑ (id/ig) bei ft []

Abbildung 6.17: Gemessene Phasenverschiebung der Stromverstarkungbei ft fur verschiedene Arbeitspunkte und Gatelangen

der quasistatischen Annahme

qinv (f)

qinv (f →0)= 1 und ϕ (QInv ) = 0 (6.11)

und zeigt somit, bis zu welchen Frequenzen man alle Gatelangen der analy-sierten Technologie quasistatisch simulieren kann.

Beispielsweise ergibt sich fur fNQS = 1/2 ft und L = 0,2–10 µm eine Phasen-verschiebung von ϕ = −6 = −1/30π und eine Genauigkeit in der Amplitudevon qinv/qinv (f →0) = 99 % = −0,09 dB. Doch ist das Ergebnis auch umge-kehrt interpretierbar: Will man in der Simulation hochstens einen Fehler von1 % fur die Beschreibung der Inversionsschicht — und mithin der Strome —zulassen, darf man den quasistatischen Simulationen maximal bis zur halbenTransitfrequenz trauen und muß eine Phasenverschiebung von −6 in Kaufnehmen.

Als”Faustformel“ fur die Grenzfrequenz fNQS lassen sich aus Abbildung 6.18

folgende Funktionen angeben:

fNQS = −ϕ (QInv ) /12 · ft (L) (6.12)

fNQS = 5√

1 − qinv/qinv (f →0) · ft (L) (6.13)


0 0,2 0,4 0,6 0,8 1fNQS/ft (L) [−]

0

−4

−6

−8

−12

−2

−10

fur

fNQS = 1/2 ft

und L = 0,2–10µm

→

ϕ (QInv ) = −6

qinv/qinv (f →0) = 99%

ϕ (QInv ) [] 100 % − qinv/qinv (f →0) [%]

1 − qinv/qinv (f →0)ϕ (QInv )

0

6

5

4

3

2

1

Abbildung 6.18: Zielkonflikt zwischen abnehmender Genauigkeit und stei-gender Frequenz:Um Transistoren jeglicher Gatelange bis zu 1/2 ft quasistatisch zu model-lieren und damit zu simulieren, muß eine Phasenverschiebung von −6

und eine Ungenauigkeit in der Amplitude von 99 % akzeptiert werden.

Ist eine großere Genauigkeit erforderlich, so muß ein nichtquasistatischesModell verwendet werden. Dies kann in gewissen Fallen notwendig sein: DieVernachlassigung der Phasenverschiebung ϕ hat zur Folge, daß dem Realteilder Eingangsimpedanz nicht Rechnung getragen wird. Dies kann fur denEntwurf spezieller Schaltungen, wie z.B. low noise amplifier , essentiell sein.

6.4.2 Vergleich mit bisherigen Abschatzungen

Bisher gibt es in der Literatur lediglich vage Abschatzungen zu den beschrie-benen Grenzen, z.B. [84]:

Grenze f(−3 dB)/10 fur L = 0,25 µm :

f(−3 dB) ≈ 200 GHz ⇒ f(−3 dB)/10 ≈ 20 GHz (6.14)

Dies ist das erste Mal, daß derartige Grenzen in Abhangigkeit von der gefor-derten Simulationsgenauigkeit und der Kanallange anhand einer bestehendenTechnologie prasentiert werden [29].


Erstmalig wird nachgewiesen, daß z.B. ein NMOS-Transistor mit 10µmGatelange bis zu einer Frequenz von 27 MHz und einer mit 0,2 µm Gate-lange bis 46 GHz durch die quasistatische Naherung beschrieben werdenkann, wobei die Genauigkeit in der Beschreibung der Inversionsschichtla-dung 99 % = −0,09 dB betragt. Ist eine Genauigkeit von 96 % = −0,35 dB inder Amplitude und von −12 = −1/15π in der Phase ausreichend, laßt sichdas Kleinsignalverhalten der Inversionsschicht sogar uber alle Gatelangenhinweg bis zur Grenzfrequenz ft (L) quasistatisch modellieren.

7 Zusammenfassung

Diese Arbeit stellt ein neues, nichtquasistatisches Modell zur Beschreibungder Hochfrequenzeigenschaften von MOS-Transistoren vor.Dabei wird großer Wert auf die Kompatibilitat zum Welt-StandardmodellBSIM3v3.1 gelegt, das an der Universitat von Berkeley in Kalifornien ent-wickelt wird.

Bauelementesimulationen werden mit dem Simulator MEDICITM durchge-fuhrt. Fur großtmogliche Realitatsnahe basieren diese auf Technologiesimu-lationen. Erstmalig dargestellt ist die Eichung von MEDICITM auf Messungen,die alle wesentlichen Effekte bis hin zur quantenmechanischen Erhohung derelektrisch wirksamen Oxiddicke miteinbezieht. Die Analyse der Simulationenerlaubt eine kritische Bewertung bisheriger HF-Konzepte und bestatigt dieNotwendigkeit einer genauen Kenntnis der die Nichtquasistatik verursachen-den Widerstande fur kleine Transistorgeometrien.

Ausgehend von Untersuchungen der Inversionsschicht im transienten Verlaufwird die Frage geklart, ab welchen Frequenzen die quasistatische Modellie-rung durch eine nichtquasistatische ersetzt werden muß. Eine Frequenzgrenzein Abhangigkeit vom zulassigen Fehler erfaßt dies formelmaßig.

Ein wesentlicher Aspekt dieser Arbeit besteht in der Beschreibung des Ein-gangswiderstandes, um die Standardmodelle fur den MOS-Transistor aufheutige Anforderungen zu erweitern. Dieser ist nur nichtquasistatisch er-klarbar.

Dazu wird ein neues Modell entwickelt, das alle wesentlichen Eingangsgroßenerfaßt. Der parasitare Gatewiderstand wird neu modelliert.

Richtschnur der Entwicklung ist die Analyse von transmission lines, die denverteilten Kanalwiderstand widerspiegeln. Dabei wird nicht nur auf den Sat-tigungsbereich Wert gelegt, sondern auch auf die Beschreibung des Wider-standsbereiches fur Anwendungen beispielsweise in Mischer-Schaltungen. DieModellvorstellung wird erweitert, um die zur Drain hin abnehmende Vertei-lung der Ladungstrager in Sattigung zu beschreiben. Es wird eine partielle

151

152 Kapitel 7. Zusammenfassung

Differentialgleichung entwickelt, die die zeitliche und ortliche Entwicklungder Kanalladung wiedergibt.

Fur kleine Transistorlangen erweist es sich als notwendig, die Unterdiffusi-onsgebiete genau zu erfassen.

Durch geschickte geometrische Annahmen wird eine analytische Beschrei-bung erarbeitet, die auf der Separation der zweidimensionalen Stromvertei-lung in einen Akkumulations- und einen Spreading-Anteil basiert.

Sie erlaubt, die fur Schaltungssimulatoren wichtige innere Kanalspannungmit hoherer Genauigkeit als bislang moglich zu extrahieren. Dies verbessertunmittelbar die Beschreibung der Gatesteilheit und des Ausgangsleitwerts.Zudem laßt sich nunmehr auf die definitorische Große

”effektive Kanallange“

der BSIM3v3.1-Formulierung verzichten und diese durch den geometrischenAbstand der metallurgischen Ubergange ersetzen. Dies ermoglicht erstmalsdie konsistente Verwendung der Kanallange sowohl in der DC- als auch inder AC-Simulation.

Im Gegensatz zu allen bisher bekannten Modellen kann auf das Anpassenvon Effektivgroßen verzichtet werden, da sich das neue Modell lediglich aufmeßbare physikalische oder in BSIM3v3.1 evaluierte Großen bezieht.

Mit dem”inneren Miller-Effekt“ werden erstmalig die Auswirkungen der pa-

rasitaren Widerstande auf das Kapazitatsverhalten des Transistors aufge-zeigt.

Teile des neu entwickelten Modells finden internationale Anerkennung durchihre Aufnahme in das industrielle Standard-Transistormodell BSIM4 durchdas Compact Model Council [25, 60].

Im Vergleich mit den MEDICITM-Simulationsdaten des Uberlapp- und desEingangswiderstands ergeben sich nur Abweichungen von maximal 5 % bzw.20 %, obwohl die Anzahl der zusatzlichen Parameter minimal ist.

Messungen an Teststrukturen sowie Schaltungssimulationen untermauerndas neue NQS-Modell eindrucksvoll. Als Testumgebung dient der kommer-zielle Schaltungssimulator SABERTM.

Die Ergebnisse dieser Arbeit werden daher im Zuge der weiteren Miniaturi-sierung integrierter Schaltungen noch an Bedeutung hinzugewinnen.

A Streu-, Leitwert- und

Widerstandsparameter

A.1 Wellengleichung

Aus der Zweitortheorie erhalt man einen eindeutig umkehrbaren Zusam-menhang zwischen den Streuparametern und den durch Strom-Spannungs-Beziehungen definierten Y - bzw. Z-Parametern.

Im Hochfrequenzbereich ist es ublich, ein Klemmenpaar zu einem Tor zu-sammenzufassen und einen Zweipol als Eintor bzw. einen Vierpol — wie imFall des MOS-Transistors — als Zweitor zu bezeichnen [65].

Dazu geht man von der Wellen-Zweitorgleichung

(b1

b2

)=

(S11 S12

S21 S22

)·(

a1

a2

)(A.1)

aus und ersetzt die Wellen ax und by gemaß

U = (a + b)√

Z0 (A.2)

I = (a − b)/√

Z0 (A.3)

a = 1/2 (U/√

Z0 + I√

Z0) (A.4)

b = 1/2 (U/√

Z0 − I√

Z0) (A.5)

durch Strome und Spannungen.

153

154 Anhang A. Streu-, Leitwert- und Widerstandsparameter

A.2 Strom-Spannungs-Matrizen

Die Definitionsgleichungen fur die Widerstands- (Z) und Leitwert-Parame-ter (Y ) lauten:

(U1

U2

)=

(Z11 Z12

Z21 Z22

)·(

I1

I2

)(A.6)

(I1

I2

)=

(Y11 Y12

Y21 Y22

)·(

U1

U2

)(A.7)

Dabei ist zu beachten, daß die Widerstandsmatrix Z die Inverse der Leit-wertmatrix Y ist, die einzelnen Widerstandskomponenten somit nicht durchdie Reziprokwerte der Leitwerte berechnet werden konnen.

Z = Y−1

(A.8)

Tabelle A.1 fuhrt die entsprechenden Umwandlungsvorschriften auf [90].

Y11 = Z22/aY12 = −Z12/aY21 = Z21/aY22 = Z11/a

(A.9)

mit a = det(Z)

= Z11Z22 − Z12Z21 (A.10)

Z11 = Y22/bZ12 = −Y12/bZ21 = Y21/bZ22 = Y11/b

(A.11)

mit b = det(Y)

= Y11Y22 − Y12Y21 (A.12)

Tabelle A.1: Umrechnung von Z- in Y -Parameter

A.3. Streumatrix 155

A.3 Streumatrix

Mithilfe der Gleichungen (A.1) bis (A.7) erhalt man nach Umformung die inTabelle A.2 aufgefuhrten Umrechnungsvorschriften fur die Streumatrix.

z11 = [(1 + S11)(1 − S22) + S12S21] /a = 1/Z0 Z11

z12 = 2 S12/a = 1/Z0 Z12

z21 = 2 S21/a = 1/Z0 Z21

z22 = [(1 − S11)(1 + S22) + S12S21] /a = 1/Z0 Z22

(A.13)

mit a = (1 − S11)(1 − S22) − S12S21 (A.14)

y11 = [(1 − S11)(1 + S22) + S12S21] /b = Z0Y11

y12 = −2 S12/b = Z0Y12

y21 = −2 S21/b = Z0Y21

y22 = [(1 + S11)(1 − S22) + S12S21] /b = Z0Y22

(A.15)

mit b = (1 + S11)(1 + S22) − S12S21 (A.16)

Tabelle A.2: Umrechnung von S- in Z- bzw. Y -Parameter

Ebenso gilt die Umkehrung dieser Abbildungen (Tabelle A.3), bis auf dieTatsache, daß es keinen Unterschied macht, ob man die normierten (z, y)oder unnormierten (Z, Y ) Parameter verwendet, da die Streuparameter di-mensionslos sind.

Der Vollstandigkeit halber seien hier noch die Definitionsgleichungen fur diesog. Hybrid - (H) und die Ketten-Parameter (A) aufgefuhrt:

(U1

I2

)=

(H11 H12

H21 H22

)·(

I1

U2

)(A.21)

(U1

I1

)=

(A11 A12

A21 A22

)·(

U2

−I2

)(A.22)

Da diese jedoch in dieser Arbeit — mit Ausnahme der Bestimmung derTransitfrequenz ft (H21 ≡ 1) z.B. in Abbildung 6.16 auf Seite 146 — nichtbenotigt werden, soll nicht naher darauf eingegangen werden.

156 Anhang A. Streu-, Leitwert- und Widerstandsparameter

S11 = [(Z11 − 1)(Z22 + 1) − Z12Z21] /cS12 = 2 Z12/cS21 = 2 Z21/cS22 = [(Z11 + 1)(Z22 − 1) − Z12Z21] /c

(A.17)

mit c = (Z11 + 1)(Z22 + 1) − Z12Z21 (A.18)

S11 = [(1 − Y11)(1 + Y22) + Y12Y21] /dS12 = −2 Y12/dS21 = −2 Y21/dS22 = [(1 + Y11)(1 − Y22) + Y12Y21] /d

(A.19)

mit d = (1 + Y11)(1 + Y22) − Y12Y21 (A.20)

Tabelle A.3: Umrechnung von Z- bzw. Y - in S-Parameter

B Wichtige Definitionen und

Bezeichnungen

B.1 Strom-Spannungs-Beziehungen

Z: Widerstandsmatrix

(U1

U2

)= Z ·

(I1

I2

)=

(Z11 Z12

Z21 Z22

)·(

I1

I2

)(B.1)

Z: Impedanz, Scheinwiderstand, komplexer WiderstandR: Resistanz, Wirkwiderstand, reeller/ohmscher WiderstandX: Reaktanz, Blindwiderstand, imaginarer Widerstand

Z = R + j · X; [Z] = Ω (B.2)

ω: Kreisfrequenz 2 πfC: Kapazitat, Kapazitanz

Lind : Induktivitat

XC (ω) = 1/ (ωC)XL (ω) = −ωLind

(B.3)

Z ′: Normierte WiderstandsmatrixZ0: Normwiderstand, Wellenwiderstand einer Leitung (i.a. 50 Ω)

Z ′ = 1/Z0 · Z (B.4)

Y : Leitwertmatrix

Y = Z−1

(B.5)

157

158 Anhang B. Wichtige Definitionen und Bezeichnungen

(I1

I2

)= Y ·

(U1

U2

)(B.6)

Y : Admittanz, ScheinleitwertG: Konduktanz, Leitwert, WirkleitwertB: Suszeptanz, Blindleitwert

Y = G + j · B; [Y ] = 1/Ω = Mho = SiemensY = 1/Z fur Zweipol

(B.7)

BC (ω) = ωCBL (ω) = −1/ (ωLind)

(B.8)

Y ′: Normierte Leitwertmatrix

Y ′ = Z0Y (B.9)

H: Hybridmatrix

(U1

I2

)= H ·

(I1

U2

)(B.10)

A: Kettenmatrix

(U1

I1

)= A ·

(U2

−I2

)(B.11)

S: Streumatrix, Gammamatrix

S = S′ = Γ = Z ′ − 1Z ′ + 1

= Z − 1 · Z0

Z + 1 · Z0(B.12)

Rin : Eingangswiderstand

Rin = (

1

Y11

)(B.13)

Cin : Eingangskapazitat

Cin =−1

(

1

Y11

)· ω (B.14)

B.2. Leistungsgroßen 159

Rout : Ausgangswiderstand

Rout =1

(Y22)(B.15)

Cout : Ausgangskapazitat

Cout = (Y22)

ω(B.16)

B.2 Leistungsgroßen

Gp,max : Maximale Leistungsverstarkung(maximum operating/available power gain MAG)

Gp,max =|S21||S12|

·(K −

√K2 − 1

), K ≥ 1

mit K =1 − |S11|2 − |S22|2 + |∆S|2

2 |S12S21|und ∆S = S11S22 − S12S21

(B.17)

Gp,max ,sta : Maximale stabile Leistungsverstarkung(maximum stable gain MSG)

Gp,max ,sta =|S21||S12|

, K < 1 (B.18)

B.3 Frequenzgroßen

ft: Transitfrequenz (unity current gain frequency)

ft = f

(|H21| =

∣∣∣∣idig

∣∣∣∣ ≡ 1

); [ft] = 1/s = Hz (B.19)

fmax : Grenzfrequenz (maximum oscillation frequency)

fmax = f

(MAG =

pout

pin

=udsidugsig

≡ 1

);

[fmax ] = Hz(B.20)

160 Anhang B. Wichtige Definitionen und Bezeichnungen

B.4 Rauschgroßen

NF : Rauschzahl (noise figure)

NF = 10 log(Sin/Nin)

(Sout/Nout)(B.21)

Sin , Sout : Signalleistung am Ein- bzw. AusgangNin , Nout : Rauschleistung am Ein- bzw. Ausgang

C Smith-Diagramm

Die Grundidee des Smith-Diagramms ist die Darstellung des Reflexionsfak-tors S in einem kartesischen Koordinatensystem. Dazu wird auf der Abszisseder Realteil (S) und auf der Ordinate der Imaginarteil (S) aufgetra-gen (Abbildung C.1).

Die Definitionsgleichung des Reflexionsfaktors lautet:

S =Z ′ − 1

Z ′ + 1und Z ′ = Z/Z0 (C.1)

Mit der KonventionS = u + j · v (C.2)

kann man nach der normierten Impedanz Z ′ auflosen und in Real- und Ima-ginarteil aufteilen:

Z ′ = R′ + jX ′ =1 − u2 − v2 + j · 2 v

1 + u2 + v2 − 2 u(C.3)

Die Großen R′ und X ′ stehen dabei fur die normierte Resistanz und Reak-tanz. Aus

R′ =1 − u2 − v2

1 + u2 + v2 − 2 u= const (C.4)

ergibt sich nach algebraischer Umstellung die Beziehung(

u − R′

R′ + 1

)2

+ v2 =

(1

R′ + 1

)2

. (C.5)

Sie entspricht der allgemeinen Kreisgleichung; alle Punkte mit konstantemRealanteil der Impedanz, also konstanter Resistanz R′, liegen demnach aufeinem Kreis.

Fur die konstante Reaktanz kann man analog verfahren und erhalt:

(u − 1)2 +

(v − 1

X ′

)2

=

(1

X ′

)2

(C.6)

161

162 Anhang C. Smith-Diagramm

0,1

0,2

0,3

0,4

0,6 0

,7 0,8 0,9

1,2

1,4

1,6

1,8

0,1

0,2

0,4

0,6

0,7

0,8

0,9

1,2

1,4

1,6

1,8 50

0,3

0,5

1

2

3

4

56

10

20

0,5 1 2 3 4 5

10

1

−1

0

1−1 0 (S)

(S)

Abbildung C.1: Smith-Diagramm

Auch die Punkte konstanter Reaktanz X ′ liegen somit auf einem Kreis undnicht, wie oftmals behauptet wird, auf Hyperbeln.

Fur die Betrachtung der Admittanz-Ebene wird die Substitution

Y ′ =1

Z ′ = G′ + j · B′ (C.7)

durchgefuhrt. Damit ergibt sich fur die Kurven konstanter Konduktanz G′

die Beziehung (u +

G′

G′ + 1

)2

+ v2 =

(1

G′ + 1

)2

(C.8)

163

und fur die konstante Suszeptanz B′

(u + 1)2 +

(v +

1

B′

)2

=

(1

B′

)2

. (C.9)

Obige Smith-Projektion bildet also eine konforme Abbildung der positi-ven Impedanz-Halbebene. Sie leistet somit der Nicht-Negativitat der reellenWiderstandskomponente Genuge und vermag es, selbst unendliche Wider-standswerte im Punkt (1, 0) darzustellen.

D Verschleifungsfunktionen

D.1 Motivation

Wahrend explizite Formeln direkt evaluiert werden konnen, mussen Simula-toren iterieren, um implizite Gleichungen zu losen.

Standard-Algorithmen wie der Newton-Raphson benotigen hierzu die ersteAbleitung. Da unstetige Ableitungen Konvergenzprobleme verursachen kon-nen, sollten analoge Modelle nur abschnittsweise lineare Funktionen vermei-den, die oftmals in Form von if-else-Anweisungen implementiert werden.

Das Problem liegt also in der Glattung des Ubergangs zwischen zwei Funk-tionen f (x) und g (x) am Ubergabepunkt x = x0:

F (x) =

f (x) fur f (x) < x0

g (x) sonst(D.1)

und

d f

dx(x0) =

d g

dx(x0) (D.2)

Zur Losung mithilfe von Verschleifungsfunktionen VF (x) bestehen prinzipi-ell drei Moglichkeiten:

• Ersetzen von F (x) durch eine neue kontinuierliche Funktion VF (x)

• Definition einer neuen Funktion VF (x) nur innerhalb eines Ubergangs-gebietes [x0 − δ; x0 + δ] mit:

f (x0 − δ)=VF (x0 − δ) undd f

dx(x0 − δ)=

d VF

dx(x0 − δ)

g (x0 + δ)=VF (x0 + δ) undd g

dx(x0 + δ)=

d VF

dx(x0 + δ)

• Gewichtung der Teilzweige von f (x) und g (x):

VF (x) = a (x) · f (x) + b (x) · g (x) = w (x) · f (x) + [1 − w (x)] · g (x)

165

166 Anhang D. Verschleifungsfunktionen

Der Nachteil der zweiten Losung ist, daß die if-else-Abfrage dennoch be-notigt wird.

Die ubliche Strategie in der kontinuierlichen Modellierung ist es, Effektivwer-te fur diejenigen Variablen einzufuhren, die die Unterschiede in den beidenTeilbereichen definieren. Solche Werte, wie z.B. eine effektive Lange leff odereine effektive Spannung Veff , werden dann durch Verschleifungsfunktionenineinander uberfuhrt (siehe Beispiele in Abschnitt D.3).

Das Anschmiegen der Verschleifungsfunktion an die anzupassende Funktionkann mit einer Konstante ε > 0 gesteuert werden. Die richtige Wahl diesesWertes mag von Funktion zu Funktion unterschiedlich sein. Um jedoch dieAnschaulichkeit der Graphiken zu bewahren, wurde ein recht großer Wertvon ε = 0,1 gewahlt. Nichtsdestotrotz ergeben kleinere Werte wesentlichbessere Anpassungen!

Die im folgenden aufgefuhrten Verschleifungsfunktionen sind bloße Beispiele— viele andere lassen sich in ahnlicher Weise gemaß der speziellen Problem-stellung konstruieren.

In einigen Fallen ist es wunschenswert, daß die Ableitung der Verschlei-fungsfunktion dasselbe Vorzeichen tragt wie die entsprechende Funktion.Ein weiteres Kriterium mag dadurch gegeben sein, daß die Verschleifungs-funktion bestimmte Grenzen nicht uberschreiten darf. Die Komplexitat derVerschleifungsfunktion und die damit verbundene Erhohung der Rechenzeitmag ebenso in Betracht gezogen werden.

Daher werden diejenigen Verschleifungsfunktionen, die die meisten dieser

Kriterien erfullen, empfohlen und durch einen Rahmen VF hervorgehoben.

Naturlich erhoht jede zusatzliche Evaluierung eines analytischen Ausdrucksdie Rechenzeit der Simulation — ebenso wie deren Nichtkonvergenz. . .

D.2 Funktionsklassen

D.2.1 Spektralfunktion

Definition

δ (x) =

1 fur x = 00 sonst

(D.3)

Die Spektralfunktion (Peak -Funktion) dient zur Beschreibung von deltafor-migen Vorgangen mit einer Halbwertsbreite, z.B. der Polarisierung von fer-roelektrischen Speichern [32].

D.2. Funktionsklassen 167

Substitutionen und deren graphische Darstellung

• VF1 (x) =1

1 + (x/ε)2

• VF2 (x) = exp(− (x/ε)2

)

• VF3 (x) = 1 − tanh((x/ε)

2)

• VF4 (x) = 1 − tanh2 (x/ε)

• VF5 (x) = 1/ cosh (x/ε)

• VF6 (x) = 1 − erf((x/ε)

2)

• VF7 (x) = 1 − erf2 (x/ε)

Bemerkungen:

1. cosh (x) = 1/2 · (ex + e−x)

2. tanh (x) = (ex − e−x) / (ex + e−x)

3. Error-Funktion erf (x) = 2/√

π ·∫ x

0

e−t2 dt

−1 −0,5 0 0,5 1

δ (x)

0

0,2

0,4

0,6

0,8

1

VF7 (x)VF6 (x)VF5 (x)VF4 (x)VF3 (x)VF2 (x)VF1 (x)

Abbildung D.1: Die Spektralfunktion und deren mogliche Verschleifungen


D.2.2 Theta-Funktion

Definition

Θ (x) =

1 fur x > 00 sonst

(D.4)

Die Theta-Funktion ist auch unter dem Namen Heavyside1-Funktion be-kannt. Sie wird z.B. in der Beschreibung von Schaltern und — in Kombinati-on zweier Theta-Funktionen —- aller Bauelemente mit Hysterese verwendet.


• VF1 (x) = 1/2 ·

1 +

x/ε√(x/ε)2 + 1

• VF2 (x) =1

1 + exp (−x/ε)

• VF3 (x) = 1/2 · (1 + tanh (x/ε))

• VF4 (x) = 1/2 + atan (x/ε) /π

• VF5 (x) = 1/2 · (1 + erf (x/ε))

Bemerkungen:

1.

∫1

1 + x2dx

!= atan (x)

2.

∫tanh2 (x) dx

!= x − tanh (x)

3. VF1 (x) ist die sog. Sigmoid-Funktion, eine integrierbare Substitutionfur die Gauß-Funktion [73]!

D.2.3 Signum-Funktion

Definition

sgn (x) =

1 fur x > 0−1 fur x < 0

0 sonst(D.5)

1engl. Mathematiker


0

0,2

0,4

0,6

0,8

1

−1 −0,5 0 0,5 1

VF5 (x)VF4 (x)VF3 (x)VF2 (x)VF1 (x)Θ (x)

Abbildung D.2: Die Theta-Funktion und deren mogliche Verschleifungen

Diese Funktion wird z.B. in der Beschreibung von vertauschbaren Polaritatenbenutzt.


Verschleifungsfunktionen konnen aus der Theta-Funktion durch Verschie-bung und Streckung hergeleitet werden.

sgn (x)!= 2 · Θ (x) − 1

• VF1 (x) =x/ε√

(x/ε)2 + 1

• VF2 (x) =2

1 + exp (−x/ε)− 1

• VF3 (x) = tanh (x/ε)

• VF4 (x) = 2 · atan (x/ε) /π

• VF5 (x) = erf (x/ε)


−1 −0,5 0 0,5 1

sgn (x)

−1

−0,5

0

0,5

1

VF5 (x)VF4 (x)VF3 (x)VF2 (x)VF1 (x)

Abbildung D.3: Die Signum-Funktion und deren mogliche Verschleifun-gen

D.2.4 Abs-Funktion

Definition

abs (x) = |x| =

x fur x >= 0

−x sonst(D.6)


abs (x)!=

∫sgn (x) dx

!= (1 − Θ (x)) · (−x) + Θ (x) · x = x · (2 · Θ (x) − 1)

• VF1 (x) =x2/ε√

(x/ε)2 + 1

• VF2 (x) =2 x

1 + exp (−x/ε)− x

• VF3 (x) = x · tanh (x/ε)

• VF4 (x) = 2 x · atan (x/ε) /π

• VF5 (x) = x · erf (x/ε)


−1 −0,5 0 0,5 1

abs (x)

VF5 (x)VF4 (x)VF3 (x)VF2 (x)VF1 (x)

0

0,2

0,4

0,6

0,8

1

Abbildung D.4: Die Abs-Funktion und deren mogliche Verschleifungen

D.2.5 Ramp-Funktion

Definition

ramp (x) =

x fur x >= 00 sonst

(D.7)

=

∫Θ (x) dx = Θ (x) · x


• VF1 (x) = 1/2 ·(x +

√x2 + 4 ε2

)

• VF2 (x) = ε · ln (1 + exp (x/ε))

• VF3 (x) = 1/2 · x ·

1 +

x/ε√(x/ε)2 + 1

• VF4 (x) =x

1 + exp (−x/ε)

• VF5 (x) = 1/2 · x · (1 + tanh (x/ε))

• VF6 (x) = 1/2 · x + x · atan (x/ε) /π

• VF7 (x) = 1/2 · x · (1 + erf (x/ε))


0

0,2

0,4

0,6

0,8

1

−1 −0,5 0 0,5 1

ramp (x)

VF7 (x)VF6 (x)VF5 (x)VF4 (x)VF3 (x)VF2 (x)VF1 (x)

Abbildung D.5: Die Ramp-Funktion und deren mogliche Verschleifungen

D.2.6 Limit-Funktion

Definition

limit (x) =

x fur x <= x0

x0 sonst(D.8)


• VF1 (x)= x − 1/2 ·(

x − x0 +

√(x − x0)

2+ 4 ε2

)

= x0 + 1/2 ·(

x − x0 −√

(x − x0)2 + 4 ε2

)

= 1/2 ·(

x + x0 −√

(x − x0)2

+ 4 ε2)

• VF2 (x) = x − 1/2 ·

1 +

(x − x0) /ε√((x − x0) /ε)

2+ 1

· (x − x0)

• VF3 (x) = x − x − x0

1 + exp (− (x − x0) /ε)

• VF4 (x) =1 + x − x0

1 + ε · ln (1 + exp ((x − x0) /ε))+ x0 − 1


• VF5 (x) =x

1 + ε/x0 · ln (1 + exp ((x − x0) /ε))

• VF6 (x) = x − 1/2 · (1 + tanh ((x − x0) /ε)) · (x − x0)

• VF7 (x) = x − (1/2 + atan ((x − x0) /ε) /π) · (x − x0)

• VF8 (x) = x − 1/2 · (1 + erf ((x − x0) /ε)) · (x − x0)

−1

−0,5

0

1

0,5

−1 −0,5 0 0,5 1

limit (x, x0)

VF8 (x)VF7 (x)VF6 (x)VF5 (x)VF4 (x)VF3 (x)VF2 (x)VF1 (x)

Abbildung D.6: Die Limit-Funktion und deren mogliche Verschleifungen

D.2.7 Doppellimit-Funktion

Definition

dublimit (x) =

x0 fur x < x0

x fur x0 <= x <= x1

x1 sonst(D.9)


Hierfur konnen alle Reprasentationen z.B. der sgn-Funktion verwendet wer-den oder:

• VF1 (x) = y0 + ymax · tanh ((s0/ymax ) · (x − x0))

mit ymax = (a − b)/2 maximaler Ausgangswerts0 = 1,0 Gradient der Tangente im Wendepunktx0 = (a + b)/2 x-Offsety0 = (a + b)/2 y-Offset


−1

−0,5

0

0,5

1

−1 −0,5 0 0,5 1

dublimit (x, a, b)VF1 (x)

Abbildung D.7: Die Doppellimit-Funktion und deren mogliche Verschlei-fungen

D.2.8 Abschnittsweise definierte Funktionen

Definition

F (x, x0) =

f (x) fur f (x) <= x0

g (x) sonst(D.10)


Wegen

F (x, x0)!= Θ (−x + x0) · f (x) + Θ (x − x0) · g (x)= (1 − Θ (x − x0)) · f (x) + Θ (x − x0) · g (x)

konnen alle der obigen Substitutionen der Theta-Funktion Θ als Gewich-tungsfunktion w verwendet werden.

w (x, x0) ≈ Θ (x − x0)

VF (x, x0) = (1 − w (x − x0)) · f (x) + w (x − x0) · g (x)

mit

D.3. Beispiele 175

• w1 (x, x0) = 1/2 ·

1 +

x/ε√(x/ε)2 + 1

• w2 (x, x0) =1

1 + exp (− (x − x0) /ε)

• w3 (x, x0) = 1/2 · (1 + tanh ((x − x0) /ε))

• w4 (x, x0) = 1/2 + atan ((x − x0) /ε) /π

• w5 (x, x0) = 1/2 · (1 + erf ((x − x0) /ε))

Diese Gewichtungsfunktionen decken sogar den schlimmsten Fall ab, wennweder die Funktionen noch deren Ableitungen stetig sind!

f (x0) = g (x0) undd f

dx(x0) =

d g

dx(x0)

−1 −0,5 0 0,5 1

f (x)

(1 − w (x, x0)) · f (x) + w (x, x0) · g (x)g (x)

−1

−0,5

0

0,5

1

Abbildung D.8: Mogliche Verschleifungen einer abschnittsweise definier-ten Funktion

D.3 Beispiele

D.3.1 Charakteristik eines MOSFETs

Die letzte Abbildung reprasentiert das prinzipielle Strom-Spannungs-Verhal-ten der Ausgangscharakteristik eines MOSFETs: exponentieller Anstieg des


Drainstromes mit der Gatespannung im Unterschwellstrombereich und qua-dratischer Anstieg in Sattigung.

Anstatt die komplette Strombeschreibung umzusetzen, ist es empfehlenswer-ter, effektive Werte, die die unterschiedlichen Teilstucke beschreiben, einzu-fuhren.

SPICE

Das MOSFET-Modell SPICE definiert eine Kanallangenreduktion unter Ver-wendung von VF1 (x) von Seite 171:

∆L = Xd

UDS − UDSAT

4+

√

1 +

(UDS − UDSAT

4

)2

1/2

(D.11)

BSIM3v3.1

In BSIM3v3.1 werden effektive Spannungen entsprechend VF1 (x) von Sei-te 172 und VF2 (x) von Seite 171 definiert:

Udseff = Udsat −1

2

(Udsat − UDS − δ +

√(Udsat − UDS − δ)2 + 4 δUdsat

)

Ugsteff =

2 nφt ln

[1 + exp

(UGS − Uth

2 nφt

)]

1 + 2 nCox

√2 Φ

qεsiNch

exp

(UGS − Uth − 2 Uoff

2 nφt

) (D.12)

D.3.2 Simulator-implementierte Funktionen

Einige Simulatoren offerieren fest implementierte Losungen zur Vermeidungvon Unstetigkeitsstellen, so zum Beispiel SABERTMs Modellprimitiv slope.Fur Details sei auf die Handbucher [4] verwiesen.

E Berechnung des

Leiterbahnwiderstands

Der Widerstand einer rechtwinkligen, homogenen Leiterbahn laßt sich ausdem Flachenwiderstand R und der Anzahl der Leiterbahnquadrate inRichtung des Stromflusses berechnen:

R = R · (E.1)

mit R =ρ

dund =

∆x

∆y(E.2)

Mit ρ wird hierbei der spezifische Materialwiderstand in Ωm bezeichnet, derParameter d steht fur die Schichtdicke der Leiterbahn.

E.1 Methodik

Erfolgt jedoch der Abschluß der Leiterbahn nicht parallel oder verlauft diesenicht rechtwinklig, so sind geeignete Korrekturterme erforderlich.

Dies ist z.B. der Fall bei

• Kammstrukturen von Hochfrequenz-Transistoren mit Gatefingern,

• Widerstanden in Maanderform oder

• abgeschragten Ecken zur Verminderung von Feldspitzen bei Hochvolt-Schaltungen.

Zur einfachen Berechnung sollen die Korrekturterme k in der Form

R = R · ( + k) (E.3)

darstellbar sein.

Mit zweidimensionalen konformen Transformationen lassen sich die notwen-digen Korrekturterme fur den Leitungsabschluß ermitteln [36].

177

178 Anhang E. Berechnung des Leiterbahnwiderstands

E.2 Leiterbahnabschluß

Einige Beispiele fur nicht-parallele Leiterbahnabschlusse sind mit den ent-sprechenden Korrekturtermen k in Abbildung E.1 aufgefuhrt.

0,493

1 − 2

πln(sinh

π

2

)≈ 0,469

1/4 +ln 2

2 π≈ 0,360

0,564

1/2 − ln 2

π≈ 0,279

d)

c)

b)

a)

e)

∆y

∆x

Aquipotentialflachen =∆x

∆y

k

Abbildung E.1: Korrekturterme fur nicht-parallele Leiterbahnabschlusse1

E.3 Leiterbahnecke

Korrekturterme fur Leiterbahnecken lassen sich entweder nach der Methodikvon Seite 177 gewinnen oder durch symmetrische Kombination der Leiter-bahnabschlusse aus Abbildung E.1.

Abbildung E.2 zeigt einige gebrauchliche Varianten.

Fur eine wie bei einem Gatefinger rechtwinklig verlaufende Leiterbahn ergibtsich beispielsweise:

R = R · ( + 0,559) (E.4)

Wegen der unterschiedlichen Aquipotentialflachen entspricht dies nicht demWert 0,469 aus Abbildung E.1 c.

1Die Korrekturterme fur d) und e) ergeben sich aus transzendenten Funktionen undlassen sich daher nicht analytisch angeben.

E.3. Leiterbahnecke 179

flachenAquipotential-

∆y

∆x/2

2 ·(

1/2 − ln 2

π

)≈ 0,559a)

b)

=∆x

∆y

2 ·(

1/4 +ln 2

2 π

)≈ 0,720

∆x/2k

Abbildung E.2: Korrekturterme fur Leiterbahnecken

Abbildungsverzeichnis

1.1 Steigerung der Transitfrequenz zukunftiger CMOS-Technologien 1

1.2 Vorgehensweise in dieser Arbeit . . . . . . . . . . . . . . . . . 4

2.1 Strome, Spannungen und Ladungen eines n-MOSFETs . . . . 10

2.2 Strome, Spannungen und Ladungen in der Kleinsignalansteue-rung . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12

2.3 Leitwertdarstellung des Kanals eines MOS-Transistors . . . . 16

2.4 Kleinsignalersatzschaltbild des MOS-Transistors . . . . . . . . 20

2.5 Zentrale Stellung der Schaltungssimulation . . . . . . . . . . 21

2.6 Ansatz des Philips-Modells: Aufteilung des inneren Transi-stors in mehrere Einzeltransistoren kurzerer Kanallange . . . 23

2.7 Motivation fur ein neues Widerstandsmodell in BSIM3 . . . . 24

3.1 Aus der Technologiesimulation gewonnene Geometrie des Tran-sistors . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29

3.2 Vergleich des Drainstroms in klassischer und quantenmecha-nischer MEDICITM-Simulation . . . . . . . . . . . . . . . . . . 31

3.3 Vergleich der gemessenen Eingangskennlinie mit der parame-teroptimierten MEDICITM-Simulation . . . . . . . . . . . . . . 32

3.4 Oberflachenpotential in der Mitte des Kanals in Abhangigkeitvon der Gate-Bulk-Spannung . . . . . . . . . . . . . . . . . . 33

3.5 Lokale Verteilung der Inversionsschichtladung in der Mitte desKanals fur verschiedene Gate-Substrat-Spannungen . . . . . . 34

3.6 Verlauf der Kanalspannung uber dem Ort . . . . . . . . . . . 35

3.7 Nach dem Zielstromverfahren extrahierte Einsatzspannung . . 36

3.8 Verkurzung der Kanallange bei zunehmender Sattigung . . . 37

3.9 Transitfrequenz in Abhangigkeit vom Arbeitspunkt . . . . . . 39

181

182 Abbildungsverzeichnis

3.10 Klassisches Kleinsignalersatzschaltbild unter der Nebenbedin-gung uds = ubs = 0 V . . . . . . . . . . . . . . . . . . . . . . . 40

3.11 Frequenzunabhangigkeit des Eingangswiderstands . . . . . . . 41

3.12 Gatespannungsabhangigkeit des Eingangswiderstands . . . . 41

3.13 Drainspannungsabhangigkeit des Eingangswiderstands . . . . 42

3.14 Abhangigkeit der extrahierten Admittanzen von der Anzahlder bei der transienten Simulation verwendeten Stutzstellenim Vergleich zum Ergebnis der AC-Simulation . . . . . . . . . 43

3.15 Transienter Verlauf der simulierten Spannungen und Strome . 44

3.16 Amplitude des transient simulierten Gatestroms uber der an-gelegten Frequenz . . . . . . . . . . . . . . . . . . . . . . . . . 45

3.17 Phase des transient simulierten Gatestroms zur Gatespannunguber der angelegten Frequenz . . . . . . . . . . . . . . . . . . 46

3.18 Amplitude des transient simulierten Sourcestroms uber derangelegten Frequenz . . . . . . . . . . . . . . . . . . . . . . . 47

3.19 Phase des transient simulierten Sourcestroms uber der ange-legten Frequenz . . . . . . . . . . . . . . . . . . . . . . . . . . 48

3.20 Amplitude des transient simulierten Drainstroms uber der an-gelegten Frequenz . . . . . . . . . . . . . . . . . . . . . . . . . 49

3.21 Phase des transient simulierten Drainstroms uber der ange-legten Frequenz . . . . . . . . . . . . . . . . . . . . . . . . . . 50

3.22 Verlauf der lateralen Elektronenkonzentration an der Halblei-tergrenzschicht im Widerstandsbereich (MEDICITM):a) Inversion bei Gleichspannungb) Ladungsanderung bei Anlegen eines AC-Signals . . . . . . 52

3.23 Verlauf der lateralen Elektronenkonzentration an der Halblei-tergrenzschicht im Sattigungsbereich (MEDICITM):a) Inversion bei Gleichspannungb) Ladungsanderung bei Anlegen eines AC-Signals . . . . . . 53

3.24 Vergleich der aus der transienten Simulation extrahierten Kon-duktanzen und Suszeptanzen zum Ergebnis der AC-Simulation 54

4.1 MOS-Feldeffekt-Transistor . . . . . . . . . . . . . . . . . . . . 58

4.2 Interpretation des Gates als transmission line . . . . . . . . . 59

4.3 Schaltungssimulierter Gatewiderstand RG in Abhangigkeit vonder Anzahl der RC-Glieder im Gate . . . . . . . . . . . . . . 60

4.4 Schematische Darstellung eines Layouts mit Gatefingern . . . 62


4.5 Ersatzschaltbild eines Transistors mit Gatefingern . . . . . . 63

4.6 Kleinsignalersatzschaltbild des MOS-Transistors mit Gatewi-derstand . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64

4.7 Diskretisierung des Kanals durch mehrere RC-Glieder . . . . 65

4.8 Eingangswiderstand in Abhangigkeit von der Knotenanzahlim Kanal . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 66

4.9 Kleinsignalersatzschaltbild des MOS-Transistors mit Gatewi-derstand und intrinsischen Source- und Drainwiderstanden . . 67

4.10 Verhaltnis von Transistorwiderstand und Eingangswiderstandeines Langkanalers uber alle Arbeitsbereiche (MEDICITM) . . 68

4.11 Eingangswiderstand vs. Drainspannung eines Langkanal-Tran-sistors . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 69

4.12 Eingangswiderstand vs. Drainspannung eines Kurzkanal-Tran-sistors . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 70

4.13 Verhaltnis von Transistorwiderstand und Eingangswiderstandeines Kurzkanalers uber alle Arbeitsbereiche (MEDICITM) . . 70

4.14 Trapezmodell zur Beschreibung des Kanallangeneffekts . . . . 71

4.15 Kleinsignalersatzschaltbild zur Erklarung des wachsenden Ein-flusses der parasitaren Widerstande auf den Eingangswider-stand bei Verkurzung der Kanallange . . . . . . . . . . . . . . 72

4.16 Gatespannungsabhangigkeit der Widerstandskomponenten . . 73

4.17 Variation der Sattigungsspannung mit der Kanallange . . . . 75

4.18 Eingangswiderstand vs. Drainspannung . . . . . . . . . . . . 76

4.19 Vergleich verschiedener Literaturmodelle des Eingangswider-stands mit Bauelementesimulationen . . . . . . . . . . . . . . 79

4.20 Unabhangigkeit der Gatesteilheit von der Gate- und Drain-spannung bei Kurzkanaltransistoren in Sattigung . . . . . . . 80

4.21 Differenzierung zwischen innerem und außerem Transistor . . 81

4.22 Strompfade im Sourcegebiet . . . . . . . . . . . . . . . . . . . 82

4.23 Schema des neuen Widerstandmodells . . . . . . . . . . . . . 83

4.24 Aufteilung des Sourcestromes in seine Akkumulations- undSpreading-Komponente . . . . . . . . . . . . . . . . . . . . . 84

4.25 Verlauf der Serienwiderstande RS+RD uber die verschiedenenArbeitsbereiche des Transistors . . . . . . . . . . . . . . . . . 87

4.26 Zunehmende Bedeutung des Uberlappbereiches fur moderneTechnologien . . . . . . . . . . . . . . . . . . . . . . . . . . . 88


4.27 Flußdiagramm zur Extraktion von RS + RD . . . . . . . . . . 89

4.28 Sensitivitatsanalyse der Parameter des neuen Widerstands-modells . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 89

4.29 Extraktion der Uberlapplange Lov aus Kapazitatsmessungen 90

4.30 Extraktion der Serienwiderstande RS + RD . . . . . . . . . . 91

4.31 Kleinsignalersatzschaltbild des MOS-Transistors mit Gate-,Source- und Drainwiderstanden und intrinsischen Source- undDrainwiderstanden . . . . . . . . . . . . . . . . . . . . . . . . 92

4.32 Ersatz des Kanalwiderstands durch eine Stromquelle zur Auf-rechterhaltung der Definition des Ausgangsleitwerts . . . . . . 93

4.33 Elektronenakkumulation fur einen vertikalen Schnitt durchdas Unterdiffusionsgebiet . . . . . . . . . . . . . . . . . . . . 94

4.34 Integrierte Elektronenakkumulation fur einen vertikalen Schnittdurch das Unterdiffusionsgebiet . . . . . . . . . . . . . . . . . 95

4.35 Vorgehensweise zur Untersuchung der Eingangskapazitat . . . 96

4.36 Kapazitaten vs. Gate-Source-Spannung eines Langkanal- undeines Kurzkanaltransistors bei UDS = 1 V . . . . . . . . . . . 97

4.37 Kapazitaten vs. Gatelange . . . . . . . . . . . . . . . . . . . . 98

4.38 Normalisierte Kapazitaten vs. Gatelange . . . . . . . . . . . . 99

4.39 Extrahierte Oxid- und fringing-Kapazitaten . . . . . . . . . . 100

4.40 Drainbereich mit einem verteilten Widerstands-Kapazitats-Netzwerk . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 101

4.41 Kleinsignalersatzschaltbild zur Erklarung des”inneren Miller-

Effekts“ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 102

4.42 Drainseitiger Uberlappwiderstand vs. Gate-Drain-Spannung . 104

4.43 Normalisierte Drain-Gate-Kapazitat im Vergleich zwischen Mo-dell, Bauelementesimulation und Messungen vs. Gatelange . . 105

4.44 Subcircuit-Implementierung des neuen Modells . . . . . . . . 108

5.1 Layout eines Hochfrequenztransistors mit vier Fingern undeinseitiger Gatekontaktierung . . . . . . . . . . . . . . . . . . 110

5.2 Photographie eines Hochfrequenztransistors mit acht mal vierFingern in 340-facher Vergroßerung . . . . . . . . . . . . . . . 111

5.3 Photographie eines Hochfrequenztransistors mit acht mal vierFingern in 2400-facher Vergroßerung . . . . . . . . . . . . . . 112

5.4 De-embedding mit open- und short-Strukturen . . . . . . . . 114


5.5 Gemessene Streuparameter eines Transistors im Smith-Dia-gramm . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 115

5.6 Gemessene Transmissionsparameter eines Transistors im Po-lardiagramm . . . . . . . . . . . . . . . . . . . . . . . . . . . 116

5.7 Frequenzgang unter Gateansteuerung . . . . . . . . . . . . . . 117

5.8 Frequenzgang unter Drainansteuerung . . . . . . . . . . . . . 118

5.9 Transitfrequenz uber dem Drainstrom . . . . . . . . . . . . . 119

5.10 Geometrieabhangigkeit der Transitfrequenz . . . . . . . . . . 120

5.11 Eingangswiderstand uber der Frequenz fur verschiedene Ga-tespannungen . . . . . . . . . . . . . . . . . . . . . . . . . . . 120

5.12 Vergleich des gemessenen Eingangswiderstands mit dem neu-en Modell und BSIM3v3.1 . . . . . . . . . . . . . . . . . . . . 122

5.13 Ausgangswiderstand fur verschiedene Gatelangen . . . . . . . 123

5.14 Vergleich der gemessenen und modellierten Serienwiderstande 125

5.15 Vergleich der gemessenen und modellierten Transfercharakte-ristik . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 126

5.16 Vergleich der gemessenen und modellierten Ausgangscharak-teristik . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 126

5.17 Vergleich der gemessenen und modellierten Transkonduktanz gm128

5.18 Vergleich des gemessenen und modellierten Verstarkungsfak-tors a = gm/gds . . . . . . . . . . . . . . . . . . . . . . . . . . 128

5.19 Schaltbild eines 17-stufigen Ringoszillators in CMOS-Techno-logie . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 129

5.20 Vergleich der gemessenen und simulierten CMOS-Inverter-Ver-zogerungszeit bei verschiedenen Versorgungsspannungen in Ab-hangigkeit vom verwendeten Widerstandsmodell . . . . . . . 130

6.1 Partielles Fluten des Kanals mit Elektronen bei extrem hohenFrequenzen . . . . . . . . . . . . . . . . . . . . . . . . . . . . 132

6.2 Normierte Verzogerungszeit fur verschiedene Transistorlangen(Simulation mit einem NQS-Modell) . . . . . . . . . . . . . . 134

6.3 Definition der Kanalaufbauzeit aus dem Anstieg des Drain-stroms auf 50 % seines Endwerts (NQS-Simulation) . . . . . . 135

6.4 Flußdiagramm der Untersuchungen zur Nichtquasistatik . . . 136

6.5 Schema der Inversionsschichtladung entlang des Kanals zuverschiedenen Gatespannungen . . . . . . . . . . . . . . . . . 136


6.6 Ladungstragerdichte der Inversionsschicht entlang des Kanalsbei Gleichstrom in Sattigung, simuliert mit MEDICITM . . . . 137

6.7 Zeitliches Verhalten der Inversionsschicht:a) Angelegte Gatespannung uber der Zeit fur die Transienten-Analyse mit 256 Zeitschritten pro Periodeb) Inversionsschichtladung eines MOSFETs (W/L = 1/0,25 µm)139

6.8 Auf die Elementarladung normierte Amplitude der Inversions-schichtladung vs. angelegte Frequenz fur verschiedene Gate-langen . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 140

6.9 Auf ihren DC-Wert normierte Amplitude der Inversionsschicht-ladung vs. Frequenz in logarithmischer Darstellung fur ver-schiedene Gatelangen . . . . . . . . . . . . . . . . . . . . . . . 141

6.10 Phasenverschiebung der Inversionsschichtladung zur Gatespan-nung vs. angelegte Frequenz fur verschiedene Gatelangen . . . 141

6.11 Zeitliches Verhalten der Inversionsschicht:a) Angelegte Gatespannung uber der Zeit fur die Transienten-Analyse mit 256 Zeitschritten pro Periodeb) Inversionsschichtladung von MOSFETs verschiedener Gate-langen bei f = 50 GHz . . . . . . . . . . . . . . . . . . . . . . 142

6.12 Auf ihren DC-Wert normierte Variation der Inversionsschicht-ladung fur verschiedene Gatelangen . . . . . . . . . . . . . . . 143

6.13 Phase der Inversionsschichtladung fur verschiedene Gatelangen 143

6.14 Aus der Abnahme der Ladungsamplitude extrahierte Grenz-frequenz fNQS vs. Gatelange im Vergleich zu ft . . . . . . . . 145

6.15 Aus der Phasenverschiebung der Inversionsladung extrahierteGrenzfrequenz fNQS vs. Gatelange im Vergleich zu ft . . . . 145

6.16 Extraktion der Transitfrequenz aus der unity current gain . . 146

6.17 Gemessene Phasenverschiebung der Stromverstarkung bei ft

fur verschiedene Arbeitspunkte und Gatelangen . . . . . . . . 147

6.18 Zielkonflikt zwischen abnehmender Genauigkeit und steigen-der Frequenz . . . . . . . . . . . . . . . . . . . . . . . . . . . 148

C.1 Smith-Diagramm . . . . . . . . . . . . . . . . . . . . . . . . . 162

D.1 Die Spektralfunktion und deren mogliche Verschleifungen . . 167

D.2 Die Theta-Funktion und deren mogliche Verschleifungen . . . 169

D.3 Die Signum-Funktion und deren mogliche Verschleifungen . . 170


D.4 Die Abs-Funktion und deren mogliche Verschleifungen . . . . 171

D.5 Die Ramp-Funktion und deren mogliche Verschleifungen . . . 172

D.6 Die Limit-Funktion und deren mogliche Verschleifungen . . . 173

D.7 Die Doppellimit-Funktion und deren mogliche Verschleifungen 174

D.8 Mogliche Verschleifungen einer abschnittsweise definierten Funk-tion . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 175

E.1 Korrekturterme fur nicht-parallele Leiterbahnabschlusse . . . 178

E.2 Korrekturterme fur Leiterbahnecken . . . . . . . . . . . . . . 179

Tabellenverzeichnis

2.1 Vergleich der Eigenschaften von Tabellen- und Kompaktmo-dellen . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22

3.1 Ubersicht uber die aus der Technologiesimulation stammen-den Transistoren . . . . . . . . . . . . . . . . . . . . . . . . . 28

3.2 Ubersicht uber die optimierten MEDICITM-Parameter . . . . . 32

3.3 Relative Rechenzeit einer AC-Analyse fur verschiedene Simu-lationsarten . . . . . . . . . . . . . . . . . . . . . . . . . . . . 55

4.1 Hierarchie der Implementierung von BSIM3v3.1 in SABERTM 107

4.2 Vergleich verschiedener Modelle hinsichtlich ihrer fur die Klein-signalbeschreibung notwendigen Eigenschaften . . . . . . . . 108

5.1 Ubersicht uber die gemessenen HF-Transistoren . . . . . . . . 110

5.2 Ubersicht uber die Spannungs- und Frequenzmeßbereiche . . 113

5.3 Vergleich der fur den Eingangswiderstand relevanten Einzel-komponenten aus Messung und MEDICITM-Simulation . . . . 121

5.4 Ubersicht uber die gemessenen Transistoren . . . . . . . . . . 124

5.5 Ubersicht uber die Meßbereiche . . . . . . . . . . . . . . . . . 124

6.1 Quasistatische Annahme . . . . . . . . . . . . . . . . . . . . . 131

A.1 Umrechnung von Z- in Y -Parameter . . . . . . . . . . . . . . 154

A.2 Umrechnung von S- in Z- bzw. Y -Parameter . . . . . . . . . 155

A.3 Umrechnung von Z- bzw. Y - in S-Parameter . . . . . . . . . 156

189

Literaturverzeichnis

[1] Abou-Allam, E. und T. Manku: A Small-Signal MOSFET Modelfor Radiofrequency IC Applications. IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, 16(5):437–447, Mai1997.

[2] Agilent Technologies: IC-CAPTM reference manual.

[3] Ambrozy, A.: Electronic Noise. McGraw-Hill, Budapest, 1982.

[4] Analogy, Inc., Beaverton OR: SABERTM Manual, Release 4.0a, 1996.

[5] Arora, N.: MOSFET Models for VLSI Circuit Simulation — Theoryand Practice. Computational Microelectronics. Springer-Verlag, WienNewYork, 1993.

[6] Bagheri, M. und Y. Tsividis: A Small Signal dc-to-High-Fre-quency Nonquasistatic Model for the Four-Terminal MOSFET Validin All Regions of Operation. IEEE Transactions on Electron Devices,32(11):2383–2391, November 1985.

[7] Baker, R. J., H. W. Li und D. E. Boyce: CMOS Circuit Design,Layout, and Simulation. IEEE Press series on microelectronic systems.John Wiley & Sons, NewYork Chichester Weinheim Brisbane SingapurToronto, 1997.

[8] Blum, A.: Elektronisches Rauschen. B. G. Teubner Stuttgart, 1. Auf-lage, 1996.

[9] Bowick, C.: RF Circuit Design. Howard W. Sams & Co., Indianapolis,1. Auflage, 1982.

[10] Bronstein, I. N. und K. A. Semendjajew: Taschenbuch der Mathe-matik. Verlag Nauka, BSB B. G. Teubner Verlagsgesellschaft, MoskauLeipzig, 23. Auflage, 1987.

[11] Bronstein, I. N. und K. A. Semendjajew: Taschenbuch der Mathe-matik — Erganzende Kapitel. BSB B. G. Teubner Verlagsgesellschaft,Leipzig, 6. Auflage, 1990.

191

192 Literaturverzeichnis

[12] Buckingham, M. J.: Noise in electronic devices and systems. JohnWiley & Sons, Inc., NewYork, 1983.

[13] Cham, K. M., S.-Y. Oh, D. Chin und J. L. Moll: Computer-AidedDesign and VLSI Device Development. Kluwer Academic Publishers,Hingham, Massachhetts, 1986.

[14] Cheng, Y., M. Chan, K. Hui, M. Jeng, Z. Liu, J. Huang, K. Chen,J. Chen, R. Tu, P. K. Ko und C. Hu: Bsim3 Version 3.1 Manual. De-partment of Electrical Engineering and Computer Sciences, Universityof California, Berkeley, California 94720, USA, 1997.

[15] Chynoweth, A. G.: Ionization Rates for Electrons and Holes in Sili-con. Physical Review, 109:1537–1540, 1958.

[16] Dort, M. J. van, P. H. Woerlee und A. J. Walker: A SimpleModel for Quantization Effects in Heavily-Doped Silicon MOSFET’s atInversion Conditions. Solid State Electronics, 37:411–414, 1994.

[17] Eisele, I.: Grundlagen der Silizium-Halbleitertechnologie. Teilnehmer-unterlage fur einen Kurs bei der SIEMENS AG, Institut fur Physik, Fa-kultat fur Elektrotechnik, Universitat der Bundeswehr Munchen, Sep-tember 2000.

[18] Semiconductor Industry Association, San Jose, USA: The na-tional technology roadmap for semiconductors, 1997.

[19] Technology Modeling Associates, Inc., Sunnyvale, California94086-3922, USA: MEDICI

TM, Two-Dimensional Device Simulation Pro-gram, User’s Manual, Version 4.0, Oktober 1997.

[20] Freitag, H.: Einfuhrung in die Zweitortheorie. Teubner-Studienskrip-ten: Elektrotechnik. B. G. Teubner, Stuttgart, 3. Auflage, 1984.

[21] Gates, V., E. Kangaroo, M. Roachcock und W. C. Gall: Stuper-space. Physica, North-Holland Physics Publishing Division, 15(D):289–293, Pentember 1985. Elsevier Science Publishers B.V.

[22] Gneiting, T.: Simulation und Modellierung von Deep Submicron MOSTransistoren mit dem BSIM3v3 Modell. Technischer Bericht, Hewlett-Packard Schulungszentrum Taufkirchen, September 1997.

[23] Gohler, L.: Thyristormodellierung. Doktorarbeit, Lehrstuhl fur Elek-tronik der Universitat der Bundeswehr Munchen, Neubiberg, August1997.

[24] Gondro, E.: Auswirkungen von LDD-Strukturen auf die elektrischenEigenschaften von MOS-Transistoren. Diplomarbeit, Technische Uni-versitat Munchen, Neubiberg, November 1997.




[25] Gondro, E.: An improved bias dependent series resistance de-scription for MOS models. http://www.eigroup.org/cmc/minutes/

m051598.htm, Mai 1998. Compact Model Council meeting, Santa Cla-ra, Kalifornien, USA.

[26] Gondro, E.: Smart5 Documentation — Preliminary Electrical Pa-rameters. Infineon Technologies AG, Automotive Power, Munich, Ger-many, 1. Auflage, Marz 2002.

[27] Gondro, E., P. Klein und F. Schuler: An Analytical Source-and-Drain Series Resistance Model of Quarter Micron MOSFETs and itsInfluence on Circuit Simulation. In: IEEE International Symposiumon Circuits and Systems (ISCAS 99), Band 6, Seiten 206–209, Orlando,Florida, USA, Mai 1999.

[28] Gondro, E., P. Klein, F. Schuler und O. Kowarik: A Non-Lin-ear Description of the Bias Dependent Parasitic Resistances of QuarterMicron MOSFETs. In: Shaari, S. (Herausgeber): IEEE InternationalConference on Semiconductor Electronics (ICSE 98), Seiten 97–99,Bangi, Malaysia, November 1998. Electron Device Chapter, IEEEMalaysia Section, Institute of Electrical and Electronics Engineers Inc.,Malaysia Section.

[29] Gondro, E., O. Kowarik, G. Knoblinger und P. Klein: Whendo we need Non-Quasistatic CMOS RF-Models? In: IEEE Custom In-tegrated Circuit Conference (CICC2001), Seiten 377–380, San Diego,Kalifornien, USA, Mai 2001.

[30] Gondro, E., O. Kowarik, A. Schmidt, R. Kraus und K. Hoff-

mann: Influence of the Inner Miller-Effect on the Input Capacitance ofCMOS Transistors. Eingereicht zur Publikation, April 2002.

[31] Gondro, E., F. Schuler und P. Klein: A Physics Based ResistanceModel of the Overlap Regions in LDD-MOSFETs. In: Meyer, K. De

und S. Biesemans (Herausgeber): Simulation of Semiconductor Pro-cesses and Devices (SISPAD98), Seiten 267–270, Leuven, Belgien, Sep-tember 1998. Springer-Verlag Wien NewYork.

[32] Gondro, E., F. Schuler, O. Kowarik und C. Kuhn: Physics BasedFatigue Compact Model for Ferroelectric Capacitors. In: IEEE Inter-national Symposium on the Applications of Ferroelectrics (ISAF 2000),Honolulu, Hawaii, USA, August 2000.

[33] Graaff, H. C. de und F. M. Klaassen: Compact Transistor Mod-elling for Circuit Design. Computational Microelectronics. Springer-Verlag, Wien NewYork, 1990.
















[34] Gronau, G.: Rauschparameter- und Streuparameter-Meßtechnik,Band 4 der Reihe Fortschritte der Hochfrequenztechnik. Verlagsbuch-handlung Nellissen-Wolff, Aachen, 1992.

[35] Gupta, R., B. Tutuianu und L. T. Pileggi: The Elmore Delay asa Bound for RC Trees with Generalized Input Signals. IEEE Transac-tions on Computer-Aided Design of Integrated Circuits and Systems,16(1):95–104, Januar 1997.

[36] Hall, P. M.: Resistance Calculations for Thin Film Patterns. ThinSolid Films, 1:277–295, 1967.

[37] Hoffmann, K.: VLSI-Entwurf: Modelle und Schaltungen. R. Olden-bourg Verlag GmbH, Munchen Wien, 3. Auflage, 1996.

[38] Hu, C.: Review and Plan for Bsim4.0. http://www.eigroup.org/

cmc/minutes/b120999.pdf, Dezember 2000.

[39] Hu, C.: Bsim4 MOSFET Model for Circuit Simulation. http://www-

device.eecs.berkeley.edu/~bsim3/BSIM4/BSIM400/slide/slide.

pdf, April 2000.

[40] Hu, G. J., C. Chang und Y.-T. Chia: Gate-Voltage-Dependent Effec-tive Channel Length and Series Resistance of LDD MOSFET’s. IEEETransactions on Electron Devices, 34(12):2469–2477, Dezember 1994.

[41] Jackson, J.: Klassische Elektrodynamik. de Gruyter, Berlin, 1985.

[42] Jean, Y.-S. und C.-Y. Wu: A New Extraction Algorithm for the Met-allurgical Channel Length of Conventional and LDD MOSFET’s. IEEETransactions on Electron Devices, 43(6):946–953, Juni 1996.

[43] Jin, X., J.-J. Ou, C.-H. Chen, W. Liu, M. J. Deen, P. R. Gray undC. Hu: An Effective Gate Resistance Model for CMOS RF and NoiseModeling. In: IEEE International Electron Devices Meeting TechnicalDigest (IEDM), Seiten 961–964, 1998.

[44] Kahng, A. B. und S. Muddu: An Analytical Delay Model for RLCInterconnects. IEEE Transactions on Computer-Aided Design of Inte-grated Circuits and Systems, 16(12):1507–1514, Dezember 1997.

[45] Kittel, C.: Introduction to Solid State Physics. John Wiley & Sons,Inc., NewYork, 7. Auflage, 1996.

[46] Klein, P.: Analytisches LDDMOS-Transistor Ladungsmodell fur CAD-Anwendungen. Doktorarbeit, Lehrstuhl fur Elektronik der Universitatder Bundeswehr Munchen, Neubiberg, Februar 1996.

[47] Klein, P.: A Consistent Parameter Extraction Method for Deep Submi-cron MOSFETs. In: Grunbacher, H. (Herausgeber): European Solid-

http://www.eigroup.org/cmc/minutes/b120999.pdf

http://www.eigroup.org/cmc/minutes/b120999.pdf

http://www-device.eecs.berkeley.edu/~bsim3/BSIM4/BSIM400/slide/slide.pdf




State Device Research Conference, Seiten 664–667, Stuttgart, Septem-ber 1997. Editions Frontieres.

[48] Klein, P., K. Hoffmann und B. Lemaıtre: Description of the biasdependent overlap capacitance at LDD MOSFETs for circuit applica-tions. In: Technical Digest IEDM, Seiten 493–496, Washington D.C.,1993.

[49] Knoblinger, G.: Modellierung des Hochfrequenzverhaltens von MOS-Transistoren. Doktorarbeit, Lehrstuhl fur Elektronik der Universitatder Bundeswehr Munchen, Neubiberg, Marz 2001.

[50] Koolen, M. C. A. M., J. A. M. Geelen und M. P. J. G. Verslei-

jen: An improved de-embedding technique for on-wafer high-frequencycharacterization. In: IEEE Bipolar Circuits and Technology Meeting(BCTM), Seiten 188–191, 1991.

[51] Kraus, R.: Halbleiterbauelemente der Leistungselektronik — Analyseund Modellierung. Habilitationsschrift, Lehrstuhl fur Elektronik derUniversitat der Bundeswehr Munchen, Neubiberg, 1996.

[52] Kuchling, H.: Taschenbuch der Physik. Fachbuchverlag Leipzig-Koln,14. Auflage, 1994.

[53] Kuhn, C., H. Honigschmid, O. Kowarik, E. Gondro undK. Hoffmann: A Dynamic Ferroelectric Capacitance Model for CircuitSimulators. In: IEEE International Symposium on the Applications ofFerroelectrics (ISAF 2000), Honolulu, Hawaii, USA, August 2000.

[54] Laux, S. E.: Techniques for Small-Signal Analysis of SemiconductorDevices. IEEE Transactions on Electron Devices, 32:2028–2037, Okto-ber 1985.

[55] Lee, T. H.: The Design of CMOS Radio-Frequency Integrated Circuits.Press Syndicate of the University of Cambridge, Cambridge UniversityPress, U.K., 1998.

[56] Lemaıtre, B.: Parameter Extraction for the SIEMENS MOSC5 Tran-sistor Model. Appendix F zum Schlußbericht

”JESSI AC41 Verbund-

projekt ,Technology Assessment‘“, SIEMENS AG, Bereich Halbleiter,Munchen, Mai 1992.

[57] Lemaıtre, B.: SIEMENS MOSC5 Transistor Model. Technischer Be-richt, SIEMENS AG, Semiconductor Group, CAD Department, Mun-chen, 1992.

[58] Lemaıtre, B.: SIEMENS MOSC5 Transistor Model — Model Equa-tions. Appendix B zum Schlußbericht

”JESSI AC41 Verbundprojekt




,Technology Assessment‘“, SIEMENS AG, Bereich Halbleiter, Munchen,Mai 1992.

[59] Lemaıtre, B.: Analytisches LDD-MOSFET Modell fur digitale undanaloge Schaltungssimulation bis in den Sub-Mikrometerbereich. Dok-torarbeit, Lehrstuhl fur Elektronik der Universitat der BundeswehrMunchen, Neubiberg, Juni 1994.

[60] Liu, W., X. Jin, K. M. Cao und C. Hu: BSIM4.0.0 MOSFET Model— User’s Manual. Department of Electrical Engineering and Com-puter Sciences, University of California, Berkeley, California 94720,USA, 2000. http://www.eigroup.org/cmc/cmos/b4manual.pdf.

[61] Liu, W., X. Jin, J. Chen, M.-C. Jeng, Z. Liu, Y. Cheng,K. Chen, M. Chan, K. Hui, J. Huang, R. Tu, P. K.

Ko und C. Hu: BSIM3v3.2.2 MOSFET Model — Users’ Man-ual. Department of Electrical Engineering and Computer Sci-ences, University of California, Berkeley, California 94720, USA, 1999.http://www.eigroup.org/cmc/cmos/b3manual.pdf.

[62] Lou, C. L., W. K. Chim, D. S. H. Chan und Y. Pan: A New DCDrain-Current-Conductance Method (DCCM) for the Characterizationof Effective Mobility (µeff ) and Series Resistances (Rs, Rd) of freshand Hot-Carrier Stressed Graded Junction MOSFET’s. IEEE ElectronDevice Letters, 18(7):327–329, Juli 1997.

[63] Manku, T.: Microwave CMOS — Device Physics and Design. IEEEJournal of Solid-State Circuits, 34(3):277–285, Marz 1999.

[64] Matthes, C.: Nichtquasistatisches MOS-Transistormodell. Doktorar-beit, Lehrstuhl fur Elektronik der Universitat der Bundeswehr Mun-chen, Neubiberg, Oktober 1998. Fortschritt-Berichte VDI, Reihe 9, Nr.290.

[65] Michel, H.-J.: Zweitor-Analyse mit Leistungswellen. Teubner-Studien-bucher: Elektrotechnik. B. G. Teubner, Stuttgart, 1981.

[66] Motchenbacher, C. D. und F. C. Fitchen: Low-Noise ElectronicDesign. John Wiley & Sons, Inc., NewYork, 1973.

[67] Muller, R.: Bauelemente der Halbleiter-Elektronik. Springer-Verlag,Berlin Heidelberg NewYork London Paris Tokyo, 4. Auflage, 1991.

[68] Murrmann, H. und D. Widmann: Current Crowding on Metal Con-tacts to Planar Devices. IEEE Transactions on Electron Devices,16(12):1022–1024, Dezember 1969.

[69] Neamen, D.: Semiconductor Physics and Devices. Irwin, Homewood,Illinois, USA, 1992.

http://www.eigroup.org/cmc/cmos/b4manual.pdf

http://www.eigroup.org/cmc/cmos/b3manual.pdf


[70] Ng, K. K. und W. T. Lynch: Analysis of the Gate-Voltage-Depen-dent Series Resistance of MOSFET’s. IEEE Transactions on ElectronDevices, 33(7):965–972, Juli 1986.

[71] Nolting, W.: Grundkurs: Theoretische Physik, Elektrodynamik. Ver-lag Zimmermann-Neufang, Ulmen, 1993.

[72] Ogura, S., P. J. Tsang, W. W. Walker, D. L. Critchlow undJ. F. Shepard: Design and Characteristics of the Lightly Doped Drain-Source (LDD) Insulated Gate Field-Effect Transistor. IEEE Transac-tions on Electron Devices, 27(8):1359–1367, August 1980.

[73] Pohl, K. O.: Zehn Deutsche Mark. Deutsche Bundesbank, 1990.

[74] Press, W. H., S. A. Teukolsky, W. T. Vettering und B. P.

Flannery: Numerical Recipes in C. Cambridge University Press, 2.Auflage, 1995.

[75] Razavi, B., R.-H. Yan und K. F. Lee: Impact of Distributed Gateresistance on the Performance of MOS Devices. IEEE Transactions onCircuits and Systems, 41(11):750–754, November 1994.

[76] Schmidt, A.: Leistungsarme Datenschnittstelle fur Busanwendungenmit hohen Ubertragungsraten bei minimaler Versorgungsspannung. Dok-torarbeit, Lehrstuhl fur Elektronik der Universitat der BundeswehrMunchen, Neubiberg, Oktober 1999. Verlag dissertation.de.

[77] Scholten, A. J., L. F. Tiemeijer, P. W. H. de Vreede undD. B. M. Klaassen: A Large Signal Non-Quasi-Static MOS Modelfor RF Circuit Simulation. In: IEEE, 1999.

[78] Schuler, F.: Parameterextraktion fur CMOS-Modelle im Bereich vonsubmicron Technologien zur Schaltungssimulation. Diplomarbeit, Tech-nische Universitat Munchen, 1996.

[79] Schuler, F.: Modellierung von nichtfluchtigen Speicherbauelementen.Doktorarbeit, Lehrstuhl fur Elektronik der Universitat der BundeswehrMunchen, Neubiberg, Mai 1999. Verlag dissertation.de.

[80] Selberherr, S.: Analysis and Simulation of Semiconductor Devices.Springer-Verlag, Wien NewYork, 1984.

[81] Sokolnikoff, I. S. und R. M. Redheffer: Mathematics of Physicsand Modern Engineering. McGraw-Hill Kogakusha, Tokio, 2. Auflage,1966.

[82] Sze, S. M.: Physics of Semiconductor Devices. John Wiley & Sons,Inc., NewYork, 2. Auflage, 1981.

[83] Sze, S. M.: VLSI Technology. McGraw-Hill, NewYork, 1983.


[84] Tsividis, Y.: Operation and Modeling of the MOS Transistor. Electron-ics and Electronic Circuits. WCB McGraw-Hill, NewYork, 2. Auflage,1999.

[85] Ulbricht, G.: Netzwerkanalyse, Netzwerksynthese und Leitungstheo-rie. Teubner-Studienskripten: Elektrotechnik. B. G. Teubner, Stuttgart,1986.

[86] Unger, H.-G.: Hochfrequenz-Halbleiterelektronik. S. Hirzel Verlag,Stuttgart, 1972.

[87] Unger, H.-G.: Elektromagnetische Theorie fur die Hochfrequenztech-nik, Teil II. Studientexte Elektronik. Dr. Alfred Huthig Verlag, Heidel-berg, 1981.

[88] Unger, H.-G.: Elektromagnetische Wellen auf Leitungen. StudientexteElektronik. Dr. Alfred Huthig Verlag, Heidelberg, 2. Auflage, 1986.

[89] Vanoppen, R. R. J., J. A. M. Geelen und D. B. M. Klaassen:The high-frequency analogue performance of MOSFETs. In: IEEE In-ternational Electron Devices Meeting Technical Digest (IEDM), Seiten173–176, 1994.

[90] Vendelin, G. D.: Design of amplifiers and oscillators by the S-parame-ter method. John Wiley & Sons, NewYork Chichester Brisbane TorontoSingapur, 1982. A Wiley-Interscience publication.

[91] Vladimirescu, A.: The Spice Book. John Wiley & Sons, NewYorkChichester Brisbane Toronto Singapur, 1994.

[92] Weber, W., M. Brox, R. Thewes und N. S. Saks: Hot-Hole-In-duced Negative Oxide Charges in n-MOSFET’s. IEEE Transactions onElectron Devices, 42:1473–1480, 1995.

[93] Wijnen, P. J. van, H. R. Claessen und E. A. Wolsheimer: A newStraightforward Calibration and Correction Procedure for

”On Wafer“

High Frequency S-Parameter Measurements (45MHz-18GHz). In: IEEEBipolar Circuits and Technology Meeting (BCTM), Seiten 70–73, 1987.

[94] Ziel, A. van der: Noise in Solid State Devices and Circuits. JohnWiley & Sons, Inc., 1. Auflage, 1986.

[95] Zinke, O. und H. Brunswig: Hochfrequenztechnik, Band 1+2. Sprin-ger-Verlag, Berlin Heidelberg NewYork, 5. Auflage, 1995.

Index

A-Parameter, siehe Ketten-Para-meter

Abschlußwiderstand, 113Abschnurpunkt, siehe pinchoff pointAdmittanz, 18, 158Admittanzparameter, 114Akkumulationswiderstand, 83, 84Ausgangskapazitat, 159Ausgangskonduktanz, 14Ausgangsleitwert, 14Ausgangswiderstand, 122, 159

Bauelementesimulation, 27Berkeley-Modell, 23Beweglichkeit der Ladungstrager,

15, 134Beweglichkeitsmodell, 30Blindleitwert, 158Blindwiderstand, 157BSIM3v3.1, 23–25, 78, 80, 81, 87,

105–108, 117, 118, 122,125, 126, 128, 130

C, 106, 107charge sheet-Naherung, 8, 34Chip-Photo, 111, 112

de-embedding , 113Definition

Hybrid-Parameter, 155Ausgangskapazitat, 159Ausgangswiderstand, 159Eingangskapazitat, 158

Eingangswiderstand, 158Kanalaufbauzeit, 135Kapazitat, 16Ketten-Parameter, 155Leitwert, 14Leitwert-Parameter, 154Quasistatik, 131, 147Widerstands-Parameter, 154

depletion-Naherung, 34Diffusionsspannung, 63Drain-Source-Widerstand, 72, 80,

123

Eingangskapazitat, 96, 158Eingangswiderstand, 39, 40, 45, 57,

64–79, 119–122, 158Einsatzspannung, 15, 34, 36, 133Einstein-Beziehung, 7Elektronenakkumulation, 94, 95Elmore-Widerstand, 25Empirisches Modell, 21

Fehlbelichtungsabstand, siehe Vor-halt

Fermispannung, 15Ficksches Gesetz, 7Fingerstruktur, 61Flachbandspannung, 34, 85Fortran, 106, 107fringing-Kapazitat, 91, 99

Gammamatrix, 158Gatefinger, 61–63, 109–112, 144

199

200 Index

Gatekapazitat, 38, 121Gatesteilheit, 14Gatewiderstand, 57, 60–63, 65Gaußscher Satz, 94Gegenkopplung, 103Gesamtwiderstand, 91, 127Geschwindigkeitssattigung, siehe Sat-

tigungsgeschwindigkeitgnuplot, 140gradual channel-Naherung, 8Grenzfrequenz, 144, 159Großsignalkapazitat, 16

H-Parameter, siehe Hybrid-Para-meter

Hutmodell, 106, 107Hybrid-Parameter, 155Hybridmatrix, 158

IC-CAPTM, 29, 88Impedanz, 157Implementierung, 105–107

Subcircuit-, 107Induktivitat, 19, 157Innerer Miller-Effekt, 95Intrinsic-Dichte, 6Inversion

schwache, 33, 74starke, 33, 34, 74

Inversionsladung, 138, 144, 145Inversionsschicht, 137, 138, 147, 149Inversionsschichtladung, 8, 136Inverter, 130

junction-Kapazitat, 25

Kanalabschnurung, 134Kanalaufbauzeit, 135Kanallange

BSIM3v3.1-Definition, 24

effektive, 23, 24Kanallangenkorrektur, 24Kanallangenmodulation, 15, 98Kanalspannung, 35Kanalwiderstand, 36, 61, 64–66, 68,

127Kapazitanz, 157Kapazitat, 13, 16, 19, 57, 157

Ausgangs-, 159Eingangs-, 158fringing-, 91, 99Gate-, 38, 121Großsignal-, 16junction-, 25Kleinsignal-, 16Oxid-, 15Sperrschicht-, 63Uberlapp-, 63, 94, 101, 103

Kapazitatskoeffizient, 63Kapazitatsmodell, 105Ketten-Parameter, 155Kettenmatrix, 158Kleinsignalersatzschaltbild, 19, 20,

64, 67, 92, 93Kleinsignalkapazitat, 16Kompaktmodell, 21, 22Konduktanz, 55, 158Kontinuitatsgleichung, 5Kreisfrequenz, 157

Ladungsmodell, 105Layout, 109, 110, 112Leckstrom, 13Leistungsverstarkung

maximale, 159maximale stabile, 159

Leitwert, 14, 19, 158Leitwert-Parameter, 154Leitwertmatrix, 154, 157

Index 201

normiert, 158

Massenwirkungsgesetz, 6MASTTM, 107MEDICITM, 20, 27–56, 87, 96, 121,

136–139Meßextraktion, 113Miller-Effekt, 95Mischer, 51Modell

Berkeley-, 23empirisches, 21Hut-, 106, 107Kapazitats-, 105Kompakt-, 21, 22Ladungs-, 105Philips-, 22Tabellen-, 21, 22

Naherungcharge sheet-, 8, 34depletion-, 34gradual channel-, 8quasistatische, 131van-Dort-, 30

Nettorekombinationsrate, 5Normierte Leitwertmatrix, 158Normierte Widerstandsmatrix, 157Normierung

der Leitwertmatrix, 158der Widerstandsmatrix, 157

Normwiderstand, 157

Oxidkapazitat, 15, 98

Parameterextraktion, 29, 88Phasenverschiebung, 139–141, 144,

145, 147, 148Philips-Modell, 22pinchoff point , 37, 101, 138

Poisson-Gleichung, 5, 6Polygate-Depletion-Effekt, 91Programmiersprache

C, 106, 107Fortran, 106, 107MASTTM, 107

Quantenmechanik, 30Quasistatische Annahme, 131, 147

Rauschzahl, 160Reaktanz, 157Rechenzeit, 55Resistanz, 157Ringoszillator, 129

SABERTM, 3, 55, 105–107, 176Sattigungsbedingung, 133Sattigungsbereich, 9, 51Sattigungsgeschwindigkeit, 133Sattigungsspannung, 74Schaltungssimulator, 105Scheinleitwert, 158Scheinwiderstand, 157Schnittgeradenmethode, 90Sensitivitatsanalyse, 89Simulationsgitter, 28Smith-Diagramm, 115, 161–163Spannungsteiler, 65SPECTRETM, 106Sperrschichtkapazitat, 63Spezifischer Widerstand, 58SPICE, 106, 176Spreading-Widerstand, 80, 83, 85Spule, 13Stoßionisation, 11Streumatrix, 158Streuparameter, 114Stromergiebigkeit, 125Substratsteilheit, 14

202 Index

Substratsteuerfaktor, 15, 35Suszeptanz, 55, 158

Tabellenmodell, 21, 22Technologiesimulation, 27, 28Teilchenstromdichte, 5Temperaturspannung, 7Thermodynamisches Gleichgewicht,

6Transitfrequenz, 119, 159Transitzeit, 133Transkonduktanz, 14transmission line, 59, 65Transportgleichung, 5, 6Trapezmodell, 71Triodenbereich, siehe Widerstands-

bereichTSUPREMTM, 27, 96, 136Tunnelstrom, 13

Uberlappkapazitat, 63, 94, 101, 103Uberlapplange, 24, 90Uberlappwiderstand, 84Uberschußdichte, 85Ubertragungsleitwert, 14Umrechnung von

S- in Y-Parameter, 155S- in Z-Parameter, 155Wellen in Strome und Span-

nungen, 153Y- in S-Parameter, 156Y- in Z-Parameter, 154, 157Z- in S-Parameter, 156Z- in Y-Parameter, 154, 157

Unterdiffusion, 23Unterschwellstrombereich, 9

van-Dort-Naherung, 30Verschiebestrom, 7Verschleifungsfunktion, 165

Verstarkung, 127Verstarkungsfaktor

des Prozesses, 15des Transistors, 15

Verzogerungszeit, 129Vorhalt, 23

Wellenwiderstand, 157Widerstand, 13

Abschluß-, 113Akkumulations-, 83, 84Ausgangs-, 122, 159Blind-, 157Drain-Source-, 72, 80, 123Eingangs-, 39, 40, 45, 57, 64–

79, 119–122, 158Gate-, 57, 60–63, 65Gesamt-, 91, 127Kanal-, 36, 61, 64–66, 68, 127Norm-, 157Schein-, 157spezifischer, 58Spreading-, 80, 83, 85Uberlapp-, 84, 101, 103Wellen-, 157Wirk-, 157

Widerstands-Parameter, 154Widerstandsbereich, 9, 51, 66, 70,

74Widerstandsmatrix, 154, 157

normiert, 157Wirkleitwert, 158Wirkwiderstand, 157

Xfig, 140

Y-Parameter, 18

Zielstromverfahren, 36

Date post:	06-Aug-2019
Category:	Documents
Upload:	phungtuyen
View:	217 times
Download:	0 times

Hochfrequenz-Modellierung des MOS-Transistors · International Symposium on Circuits and Systems...

Documents