+ All Categories
Home > Documents > Towards Gfps CMOS image sensors - eunevis.orgeunevis.org › wasc2017 › wp-content › uploads ›...

Towards Gfps CMOS image sensors - eunevis.orgeunevis.org › wasc2017 › wp-content › uploads ›...

Date post: 18-Feb-2021
Category:
Upload: others
View: 0 times
Download: 0 times
Share this document with a friend
39
Towards Gfps CMOS image sensors Renato Turchetta [email protected] Barcelona, Spain Advanced Imaging S.L.
Transcript
  • Towards Gfps CMOS image sensors

    Renato Turchetta

    [email protected]

    Barcelona, Spain

    Advanced Imaging S.L.

  • imasenicOutline

    � Introduction

    � High speed CMOS

    � Towards Gfps

    2

  • imasenicOutline

    � Introduction

    � High speed CMOS

    � Towards Gfps

    3

  • imasenicIMASENIC Advanced Imaging S.L.

    � CMOS Image Sensors design house

    � Developing CIS from specifications to production

    � Over 40 years of cumulated experience in developing

    advanced CMOS Image Sensors and mixed-mode ASIC

    products

    � Located at the Parc Cientific de Barcelona (PCB), Spain

    � www.imasenic.com

    4

    celona (PCB), Spain

    Specifications Design Manufacturing

    CharacterisationProductionPackaging

  • imasenic

    � 3-side buttable, wafer-scale � High dynamic range

    5

    �����

    �����25 �m pitch14 e- rms

    7.5M e= full well

    Track record. 1

  • imasenic

    � 16Mpixel rad-hard for TEM � Single Photon Avalanche Detectors

    6

    Track record. 2

    … and complex(smart) pixels

    Joint process

    development with

    TowerJazz

  • imasenicHigh/Ultra-high speed imagers

    Frame rate (fps)

    Reco

    rd l

    en

    gth

    (fr

    am

    es)

    The camera

    resolution is

    proportional to the

    shaded area.

    This is a 1Mpixel

    sensor

    7

  • imasenicOutline

    � Introduction

    � High speed CMOS

    � Towards Gfps

    8

  • imasenicFrame rate deconstructed

    Row control

    A) Charge collection

    B) Time to select a row

    C) Time to settle the data at

    the periphery

    D) Analogue-to-Digital

    Conversion

    E) I/O

    B

    C

    ��� ���

    ��� ���

    A

    D

    E

    9

  • imasenicADC options

    ������

    ���

    ��� ���

    ���

    ���

    ���

    ���

    ���

    ���

    ���

    ���

    ���

    ���

    ���

    ���

    ���

    ���

    ���

    ��� ��� ��� ���

    Global (chip) Column-parallel Block Per-pixel

    10

  • imasenicADC architectures

    Multiple slope

    Cyclic ΣΣΔSARSingle slope

    ����

    ���

    ����

    ����

    ����

    ����

    ���

    ����

    �����

    �����

    �����

    ����

    �����

    �����

    �����������������������������������������

    � ��� !"#$����%��$�&

    '�(��)!� �!� *

    ��������������������� ���������������

    � ��� !"#$����%��$�&

    '�(��)!� �!� *

    ���������������

    Adapted from Leñero 2016

  • imasenicFrame rate

    16x16 blocks

    1 ADC per column

    2 Gbit/sec IO

    10 bit accuracy

    1μsec blanking time (and proportional for block r/o)

    512 IOs (10 for Global ADC)

    ��

    ���

    �����

    ������

    �������

    ���������

    � �� ��� ����� ������ �������

    �������������� !�" �#$%"�� &$%��&����% ��!

    �'$(�'

    #$')�%�����''�'

    *'$�+�����''�'

    ,&-�'�����''�'

    1Mpixel sensor

    12

  • imasenicFrame rate

    ��

    ���

    �����

    ������

    �������

    ���������

    � �� ��� ����� ������ �������

    �������������� !�" �#$%"�� &$%��&����% ��!

    �'$(�'

    #$')�%�����''�'

    *'$�+�����''�'

    ,&-�'�����''�'

    16x16 blocks

    8 ADCs per column

    2 Gbit/sec IO

    10 bit accuracy

    1μsec blanking time (and proportional for block r/o)

    512 IOs (10 for Global ADC)

    1Mpixel sensor

    13

  • imasenicFrame rate

    ��

    ���

    �����

    ������

    �������

    ���������

    � �� ��� ����� ������ �������

    �������������� !�" �#$%"�� &$%��&����% ��!

    �'$(�'

    #$')�%�����''�'

    *'$�+�����''�'

    ,&-�'�����''�'

    8x8 blocks

    8 ADCs per column

    2 Gbit/sec IO

    10 bit accuracy

    1μsec blanking time (and proportional for block r/o)

    512 IOs (10 for Global ADC)

    1Mpixel sensor

    14

  • imasenicFrame rate

    ��

    ���

    �����

    ������

    �������

    ���������

    � �� ��� ����� ������ �������

    �������������� !�" �#$%"�� &$%��&����% ��!

    �'$(�'

    #$')�%�����''�'

    *'$�+�����''�'

    ,&-�'�����''�'

    8x8 blocks

    8 ADCs per column

    2 Gbit/sec IO

    10 bit accuracy

    0.2μsec blanking time (proportional for block r/o)

    512 IOs (10 for Global ADC)

    1Mpixel sensor

    15

  • imasenicFrame rate

    ��

    ���

    �����

    ������

    �������

    ���������

    � �� ��� ����� ������ �������

    �������������� !�" �#$%"�� &$%��&����% ��!

    �'$(�'

    #$')�%�����''�'

    *'$�+�����''�'

    ,&-�'�����''�'

    8x8 blocks

    8 ADCs per column

    5 Gbit/sec IO

    10 bit accuracy

    1μsec blanking time (and proportional for block r/o)

    512 IOs (10 for Global ADC)

    1Mpixel sensor

    16

  • imasenicHigh-speed summary.

    ������

    ������

    �����

    �����

    ������

    ������

    ������

    �����

    �����

    ���� ���� ��� ��� ��� ��� ��

    ���

    �����

    ����

    ����

    �����

    ����

    #�.������#��

    17

  • imasenicOutline

    � Introduction

    � High speed CMOS

    � Towards Gfps

    18

  • imasenicRamo-Shockley’s theorem

    ��

    �$�������$��$���#����+��+������ ��� ���%�!�,$�������"��+�,���� ��"�$��

    �� � � ��� ��

    -��.���������#�������#+���� $�+��&�����$��������#����+��#����+�� ���$��"���$� #/�

    ##�������#����+��� ��0���"���$� #1��2���3#�&�4567/�8 !� 4565�

    -� �.��� #��# ��+� �����!�,$�� ##��" ����� ���1�

    �� , ##� ��� #1�4594�

    �����/���������������/�����0�

    ������.�������������19

  • imasenicConsequences

    � �����/���������������/�����0�����

    ��.�������������

    � ���������/�������������������01������

    ������������������������������������

    �/��������1����

    � �����������1���������/����������.������

    ������/����

    � �����������������������2�/�3��/���������4/��

    ����������������������

    :� �����."����+�

    ��!���##����$��!�

    :� ����"�+���+��&�

    2���3#�&;8 !�

    ���������*�/�������

    20

  • imasenicTemporal colour cross-talk

    �����������0 #���������������

    �����1�5������������.��05�21

  • imasenicOverbias on a 12μm thick epi

    Vbias = 1.5V Vbias = 5V

    20 ns 1 ns

    Sub-ns collection time > Gfps frame rate22

  • imasenicWhat about photon counting ?

    23

    Deadtime in counting systems. Basic models: paralysable and non-paralysable

    t

    t

    t

    Photons

    Paralysablesystem

    Non-Paralysablesystem

  • imasenicCounting curves

    24

    ���������6��7����������8��/����/�����������0�

    ��������

    �������/��������9���:�2��;�

    �������3

    ���������

  • imasenicPractical implementation

    Towards Gfps

    A) Time stamping (photon counting)

    B) Time Pixel Multiplexing

    C) Burst (framing) image sensors

    25

  • imasenicTime stampingIn-pixel signal conditioning

    ��

    ���

    ��

    ��� ���

    Single-photon Avalanche detectors (SPAD)

    26

    From E.Charbon, 2014

    Megaframe

    160x128 SPAD

    Timing resolution (119 ps FWHM)

    CMOS 130 nm

    PImMS

    388x388

    Standard diodes

    Timing resolution (12.5 ns)

    CMOS 180 nm

  • imasenicTime Pixel Multiplexing

    ��������������������������������������

    27

    �������� �������� �!�"�����#"$���������#� �%������ �����������&!���������

    ����������# �"#'��#��������������%����(����# �)�"��'�����(���"��*()(+

    )� ��! ����������#'������#��,��)�"��-�.�����# ���/00������1

  • imasenicBurst (framing) sensors

    On–chip storage

    A) Voltage storage

    Sample voltage on capacitor

    B) Charge storage

    Charge is stored and transferred to readout node

    28

  • imasenicVoltage mode

    On–chip storage

    ’Brute force’

    global shutter

    Data stored in

    periphery

    29

    Tochigi, 2013

    Capacity density

    sets the limit to in-

    pixel storage

  • imasenicCharges in the diode

    ‘W effect’ W1 W2

    Lahav 2013 W1

    W2

    30

    Miyauchi, 2014

  • imasenicCharge storage

    ���������� ����!�"#$�

    %&'��!(�

    ))*�+��,������%���$���-!��.�!/����0"�����

    !������!$

    )!�"#$����+!"������"����1

    ���!(���������+���#"���$�!"���

    �&�,���+��++�����!$����0���+�2�.�!"��+�

    �$��/�$3����$+�,�+"������$�/��+

    ���$��!."��!"��"���0�$$����

    4��5����������!$����0���+���''��������

    �����#���6����

    CCD-in-CMOS

    Tower 180 nm

    CIS

    CCD module

    developed for

    the frame

    storage, in the

    pixel

    31

  • imasenicKirana pixel

    Photodiode

    Memory bank& 2������"# ������*345+�

    �#�.�%�������"� & 6�����%���� #���# �*726+�

    �#�.���#"��%�������"� & 2������"# ������*348+��#�.�

    %�������"�

    7�8

    0!�!+�!+�

    7�9

    :;<

    59��#�������

    (��!�:&�'! #��

    7�8

    7�9

    :;<

    32

  • imasenicKirana array

    �����0����������������/��>; �/�������������0������; �/��������1�8���

    ; ��1�8���������>����������; ����1����

    33

  • imasenicKirana improvements

    A) Microlenses for improved sensitivity: 2.5 improvement

    B) High-resistivity wafers for faster collection time

    C) Optical shielding of the memory cells

    D) Improved implants for electrical shielding of the memory cell34

  • imasenicElectronic shutter efficiency

    ��

    ��

    ���������

    ���������

    ���������

    ���������

    ��������

    ��������

    ���������

    ���������

    ��������

    � �� �� �� � � �� �� � �� ��� ��� ��� ��� �� ��

    IISW 2017

    Electronic shutter efficiency > 107

    In excess of 1,000 improvement with respect to the first sensors (presented at IISW 2013)

    Memory cell position

    Ele

    ctro

    nic

    sh

    utt

    er

    eff

    icie

    ncy

    35

  • imasenic

    ������

    ������

    �����

    �����

    ������

    ������

    ������

    �����

    �����

    ������

    ������

    �����&

    ���� ���� ��� ��� ��� ��� ��

    ���

    �����

    ����

    ����

    �����

    ����

    #��.���������#����������#���2������/�/�3��������#���2�/���3��������##����������1����#������#��

    Ultra high-speed summary

    Kirana

    ������

    ������

    �������������� ��

    36

  • imasenicTTable of contents

    � Continuous frame rate. State of the art > 10Gpixel/sec

    �> 100Gpixel/sec, i.e. 100kfps @ 1Mpixel

    � Sensors for Gfps: time stamping, time pixel multiplexing,

    burst mode sensors

    � Burst mode technologies : charge and voltage sampling

    � Burst mode. State of the art > Tpixel/sec, i.e. >Mfps @

    1Mpixel

    � Ultimate limit from charge movement � 10-100 Gfps

    � High density capacitance and 3D stacking can help

    Conclusions

    37

  • imasenic

    Thank you!

    38

  • imasenicTTable of contents

    39

    imasenic


Recommended