2
TRACK #2 TRACK #1 TRACK #3 TRACK #4 EASY START FPGA EASY START ZYNQ Anmeldung Begrüßung PLC2 – Marco Smutek Vivado: The new Project Environment Pause PLC2 – Ernst Wehlage Cortex meets MicroBlaze Mittagspause PLC2 – Marco Smutek Tcl in the Vivado Environment Pause PLC2 – Marco Smutek File I/O Offene Diskussion - Partnerausstellung Anmeldung PLC2 – Marco Smutek Vivado: Floorplanning and IP-Packager Pause Sigasi – Philippe Faes (Vortrag in Englisch) Shortening the feedback loop Mittagspause PLC2 – Marco Smutek Getting started with PCI Express Pause PLC2 – Marco Smutek Introduction to XDC: The new design constraints Offene Diskussion - Partnerausstellung Anmeldung PLC2 – Marco Smutek Simulation and Debugging in Vivado Pause Ingenieurbüro Martin Weitzel Interfacing Tcl with the World – or: when Scripting is not enough Mittagspause Altium – Jörg Kaleita System-Verifikation mit Altium Designer Pause PLC2 – Marco Smutek 7Series FPGAs: Coding Style for XST DIENSTAG, 11.06.13 MITTWOCH, 12.06.13 DONNERSTAG, 13.06.13 PLC2 – Ernst Wehlage ZYNQ Introduction Xylon – Christian Grimm (Vortrag in Englisch) Graphics Processing Units (GPU) for Zynq-7000 All Programmable SoC and FPGAs Xilinx – Uwe Gertheinrich AMP and SMP on the Zynq-7000 TM All Programmable SoC Device Lauterbach – Klaus Hommann TRACE32(R) PowerTools for Xilinx ZYNQTM -7000 family Xilinx – Uwe Gertheinrich Using ARM NEON SIMD Instruction Set for processing regular data structures PLC2 – Eugen Krassin Vivado HLS for HW Designers PLC2 – Stefan Krassin ZYNQ for HW Designers PLC2 – Stefan Krassin ZYNQ for SW Designers PLC2 – Ernst Wehlage Partial Reconfiguration PLC2 – Eugen Krassin Vivado HLS for SW Designers OneSpin – Sven Beyer Mit 360 DV push-button formaler Analyse und anderen hoch automatisierten Lösungen schnell Bugs aufspüren Xylon – Christian Grimm (Vortrag in Englisch) ZYNQ-7000 SoC – Advantages in the design of embedded vision systems Ingenieurbüro Martin Weitzel Designing Event-Driven Tcl-Applications PLC2 – Marco Smutek 7Series FPGAs: An Overview PLC2 – Ernst Wehlage ZYNQ Hardware Co-Processing - viele Möglichkeiten Ingenieurbüro Martin Weitzel Keine Angst vor Unix Ingenieurbüro Dr. Jürgen Wolde Power Prediction and Calculation Silicon Software – Dr. Holger Singpiel VisualApplets 2: Effiziente, plattformübergreifende FPGA-Programmierung der 2. Generation Ingenieurbüro Dr. Jürgen Wolde 7Series FPGAs Transceivers Automatic Eye Scan Ingenieurbüro Martin Weitzel Tcl as High-Level Control Language for Embedded Devices Xilinx – Kai Migge Designing with SSIT Devices Ingenieurbüro Dr. Jürgen Wolde IBIS-AMI Simulation PLC2 – Marco Smutek XDC – Timing Constraints PLC2 – Ernst Wehlage ZYNQ SoC: Video and Imaging Sigasi – Philippe Faes (Vortrag in Englisch) Introduction to using Sigasi Pro for VHDL OneSpin – Stefan Höreth Equivalence Checking der Vivado Synthese TRIAS – Marcus Gehrke Neue Methodiken zur Verification von FPGAs Silica – Martin Hecht OS/RTOS auf dem ZYNQ Xylon – Christian Grimm (Vortrag in Englisch) Implementing Gigabit Multimedia Serial Link with standard Xilinx Spartan-6 FPGA and Zynq SoC I/O pin Enclustra – Martin Heimlicher USB 3.0, PCI Express und Ethernet unter einem transparenten Hut Silica – Uli Hoss Powering FPGA / Using PMODS TRIAS – Marcus Gehrke Designflow für sicherheitskritische Anwendungen Enclustra – Martin Heimlicher Universal FPGA High-Performance Drive / Motion Control Silica – Marcus Malitschek FPGA meets MCU Sigasi – Philippe Faes (Vortrag in Englisch) Continuous Integration: monitoring the health of your design project Ingenieurbüro Dr. Jürgen Wolde IP Cores for High-Speed Connectivity PLC2 – Eugen Krassin Der FPGA Entwicklungsvorgang PLC2 – Eugen Krassin FPGA Schaltungstechnik PLC2 – Eugen Krassin / Eugen Soloviov Schaltungssynthese mit VHDL PLC2 – Eugen Krassin / Nikolai Krassin Schaltungssimulation mit VHDL PLC2 – Eugen Krassin Implementierung von State Machines PLC2 – Ernst Wehlage ChipScope in der Praxis PLC2 – Eugen Krassin SPI Interfacing (DAC) PLC2 – Eugen Krassin SPI Interfacing (ADC) PLC2 – Eugen Krassin Memory Controller PLC2 – Marco Smutek High Speed Connectivity PLC2 – Eugen Krassin DSP (Filter) PLC2 – Eugen Krassin DSP (FFT) PLC2 – Stefan Krassin ZYNQ-7000 All Programmable SoC Architecture Basics PLC2 – Stefan Krassin EDK Overview and Wizards PLC2 – Stefan Krassin Software Development using SDK PLC2 – Stefan Krassin Adding Hardware to an Embedded System PLC2 – Stefan Krassin ZYNQ-7000 All Programmable SoC Boot Details PLC2 – Stefan Krassin ZYNQ-7000 All Programmable SoC Interrupts PLC2 – Ernst Wehlage ZYNQ-7000 – Linux SW Application Development PLC2 – Ernst Wehlage ZYNQ-7000 – Writing Code in the Linux Environment PLC2 – Stefan Krassin Application Debugging PLC2 – Stefan Krassin Application Profiling PLC2 – Stefan Krassin Designing a Custom AXI Peripheral using the IPIC Interface PLC2 – Stefan Krassin Writing a Custom Device Driver 7.45 8.30 9.00 10.30 11.00 12.30 13.30 15.00 15.30 17.00 8.15 9.00 10.30 11.00 12.30 13.30 15.00 15.30 17.00 8.15 9.00 10.30 11.00 12.30 13.30 15.00 15.30
