MICROCONTROLADORES 2EL08D - TURMA M12

SISTEMA DE RESET E SISTEMA DE CLOCK

Prof. Gabriel Kovalhuk

E-mail: Kovalhuk@utfpr.edu.br

Site: http://pessoal.utfpr.edu.br/kovalhuk

MSP430 – SISTEMAS DE RESET E SISTEMAS DE CLOCK

• As informações, incluindo fotos e esquemáticos, exibidas nesta

apresentação foram retiradas do site da Texas Instruments

(http://www.ti.com), principalmente do User Guide e do

Datasheet.

MSP430 – SISTEMA DE RESET

SISTEMA DE RESET

MSP430 – SISTEMA DE RESET

• Possui dois sinais: POR (Power-On-Reset) e PUC (Power-Up-Clear);

• Estes sinais são gerados por diversos eventos;

• Estes sinais geram diversas condições de inicialização, dependendo

de quais sinais foram gerados;

MSP430 – SISTEMA DE RESET

MSP430 – SISTEMA DE RESET

•O POR (Power-On-Reset) é o reset geral;

• Ele é gerado pelos seguintes eventos:

•Quando o MSP é ligado;

•Quando um sinal de nível baixo (0) é aplicado no pino

RST/NMI, quando ele está configurado como RESET;

•Quando ocorre uma condição de SVS, quando PORON=1;

MSP430 – SISTEMA DE RESET

•O PUC (Power-Up-Clear) é gerado pelos seguintes eventos:

•Quando ocorre um POR;

•Quando estoura a contagem do watchdog;

•Quando ocorre uma tentativa de acesso indevido ao

watchdog;

•Quando ocorre uma tentativa de acesso indevido à memória

flash;

•Quando ocorre uma busca de instrução na faixa de memória

dos periféricos;

MSP430 – SISTEMA DE RESET

• Depois de um POR, o MSP430 assume a seguinte condição inicial:

•O pino RST/NMI é configurado como RESET;

•Os pinos de I/O são configurados como entrada;

•Os demais periféricos são inicializados de acordo com suas

condições particulares;

•O Registrador de Status (R2) é zerado;

•O Program Counter (R0) é carregado com o endereço contido

na posição 0xFFFE da memória (vetor de reset);

•O Watchdog é ativado; Atenção

MSP430 – SISTEMA DE RESET

• Depois de um POR, o programa (do usuário) deve:

• Inicializar o SP (registrador R1);

• Inicializar o watchdog;

• Colocar no inicio da função main() o seguinte comando:

WDTCTL = WDTPW + WDTHOLD;

• Configurar os pinos de I/O e demais periféricos;

MSP430 – BASIC CLOCK MODULE +

Basic Clock module +

MSP430 – BASIC CLOCK MODULE +

• O BCS+ é o módulo de clock da família MSP430;

• Projetado para permitir o desenvolvimento de sistemas de baixo custo

e baixo consumo de energia;

• Possui duas, três ou quatro fontes de clock. Permite uma melhor relação

entre performance e consumo de energia;

• Gera três sinais de clock. Permite selecionar qual sinal de clock será

usado com qual periférico;

• Pode operar sem componentes externos, ou com apenas um resistor, ou

com um ou dois cristais externos;

MSP430 – BASIC CLOCK MODULE +

• Diagrama em Blocos do BSC+

Fonte: MSP430x2xx Family User's Guide, SLAU144J, Texas Instruments, 2013;

MSP430 – BASIC CLOCK MODULE +

• Fontes de clock:

• DCOCLK: oscilador interno digitalmente controlado:

• Permite ajustar a sua frequência em até 16MHz;

• O MSP430G2553 vem pré-ajustado em 1,126MHz;

MSP430 – BASIC CLOCK MODULE +

• DCO Clock

Fonte: MSP430x2xx Family User's Guide, SLAU144J, Texas Instruments, 2013;

MSP430 – BASIC CLOCK MODULE +

• DCO Clock

Fonte: MSP430x2xx Family User's Guide, SLAU144J, Texas Instruments, 2013;

Definem a

frequência

Ativa o

gerador

de clock

MSP430 – BASIC CLOCK MODULE +

• Fontes de clock:

• LFXT1CLK: oscilador de clock de baixa e alta frequência. Pode

usar tanto cristais, ressonadores ou fontes externas de

32768Hz quanto da ordem de MHz (0,4 a 16 MHz)*;

*Não está disponível para todos os componentes.

MSP430 – BASIC CLOCK MODULE +

• LFXT1CLK

Fonte: MSP430x2xx Family User's Guide, SLAU144J, Texas Instruments, 2013;

MSP430 – BASIC CLOCK MODULE +

• LFXT1CLK

Fonte: MSP430x2xx Family User's Guide, SLAU144J, Texas Instruments, 2013;

Desativa o

gerador de

clock

Seleciona entre

Baixa e Alta

frequência

Seleciona os capacitores

internos (de acordo com

a frequência do cristal)

Seleciona

entre LFXT1

e VLO

MSP430 – BASIC CLOCK MODULE +

• Fontes de clock:

• VLOCLK: oscilador interno com um consumo muito baixo, com

frequência típica de 12kHz;

MSP430 – BASIC CLOCK MODULE +

• VLOCLK

Fonte: MSP430x2xx Family User's Guide, SLAU144J, Texas Instruments, 2013;

MSP430 – BASIC CLOCK MODULE +

• ACLK

Fonte: MSP430x2xx Family User's Guide, SLAU144J, Texas Instruments, 2013;

Seleciona

entre LFXT1

e VLO

MSP430 – BASIC CLOCK MODULE +

• Fontes de clock:

• XT2CLK: oscilador opcional de alta frequência. Pode usar

cristais, ressonadores ou fontes externas da ordem de MHz (0,4

a 16 MHz). Não está disponível no MSP430G2553*;

*Não está disponível para todos os componentes.

MSP430 – BASIC CLOCK MODULE +

• XT2CLK

Fonte: MSP430x2xx Family User's Guide, SLAU144J, Texas Instruments, 2013;

MSP430 – BASIC CLOCK MODULE +

• XT2CLK

Fonte: MSP430x2xx Family User's Guide, SLAU144J, Texas Instruments, 2013;

MSP430 – BASIC CLOCK MODULE +

• XT2CLK

O Oscilador XT2CLK

não disponível no

MSP430G2553

Fonte: MSP430x2xx Family User's Guide, SLAU144J, Texas Instruments, 2013;

MSP430 – BASIC CLOCK MODULE +

•Sinais de clock:

•MCLK: Clock Principal (Master Clock):

• Pode ser selecionado das fontes LFXT1CLK, VLOCLK,

XT2CLK ou DCOCLK;

• Pode ser dividido por 1, 2, 4 ou 8;

• É usado para gerar o clock para a CPU;

MSP430 – BASIC CLOCK MODULE +

•MCLK

Fonte: MSP430x2xx Family User's Guide, SLAU144J, Texas Instruments, 2013;

MSP430 – BASIC CLOCK MODULE +

•MCLK

Fonte: MSP430x2xx Family User's Guide, SLAU144J, Texas Instruments, 2013;

Seleciona o

gerador de

clock

Seleciona o

fator de divisão

do clockHabilita o

MCLK

(reg PSW)

DCO

DCO

LFXT1

XT2

MSP430 – BASIC CLOCK MODULE +

• Sinais de clock:

• SMCLK: Clock Sub Principal (Sub-main Clock):

• Pode ser selecionado das fontes LFXT1CLK, VLOCLK,

XT2CLK ou DCOCLK;

• Pode ser dividido por 1, 2, 4 ou 8;

• É usado para gerar o clock dos periféricos;

MSP430 – BASIC CLOCK MODULE +

• SMCLK

Fonte: MSP430x2xx Family User's Guide, SLAU144J, Texas Instruments, 2013;

MSP430 – BASIC CLOCK MODULE +

• SMCLK

Fonte: MSP430x2xx Family User's Guide, SLAU144J, Texas Instruments, 2013;

Seleciona o

gerador de

clock

Seleciona o

fator de divisão

do clockHabilita o

SMCLK

(reg PSW)

MSP430 – BASIC CLOCK MODULE +

• Sinais de clock:

• ACLK: Clock Auxiliar (Auxiliary Clock):

• Pode ser selecionado das fontes LFXT1CLK ou VLOCLK;

• Pode ser dividido por 1, 2, 4 ou 8;

• Sua função principal é gerar o clock para os periféricos;

MSP430 – BASIC CLOCK MODULE +

• ACLK

Fonte: MSP430x2xx Family User's Guide, SLAU144J, Texas Instruments, 2013;

MSP430 – BASIC CLOCK MODULE +

• ACLK

Fonte: MSP430x2xx Family User's Guide, SLAU144J, Texas Instruments, 2013;

Seleciona o

fator de divisão

do clock

MSP430 – BASIC CLOCK MODULE +

• Depois de um PUC:

• os sinais MCLK e SMCLK são gerados pelo DCOCLK em uma

frequência de ~1,1MHz;

•O sinal ACLK é gerado pelo LFXT1CLK no modo de baixa

frequência;

•Os registradores DCOCTL, BCSCTL1, BCSCTL2 e BCSCTL3 são

usados para configurar o BCS+;

•O BCS+ pode ser configurado em qualquer momento;