INFORME LABORATORIO

“PARIDAD PAR E IMPAR”

Alumno: Patricio Hernández Pavez

Docente: Víctor Flores Veliz

Contenido Introducción ........................................................................................................................................ 3

La pérdida de información .................................................................................................................. 4

Comprobación de Datos por Método de Paridad ............................................................................... 5

Método paridad Par ........................................................................................................................ 5

Método de paridad Impar ............................................................................................................... 5

Circuito Lógico ..................................................................................................................................... 6

Tabla de Verdad .............................................................................................................................. 6

Generador / Comprobador ................................................................................................................. 8

Generador Paridad Par .................................................................................................................... 8

Comprobador Paridad Par ............................................................................................................... 8

Simulación en Proteus ..................................................................................................................... 9

Conclusión ......................................................................................................................................... 11

Bibliografía ........................................................................................................................................ 12

Introduccio n

Mediante el siguiente estudio de laboratorio, analizaremos los sistemas de

chequeo de datos, mediante técnicas de paridad par e impar, entender sus

tablas de verdad, y como implementarlos.

La pé rdida dé informacio n

En la implementación de sistemas digitales, se hace necesario el envió de datos, de un

lado al otro dentro del mismo circuito, como también a distancia. Idealmente en un

circuito simulado, no existe la perdida de información ya que esta se da, cuando el envío

de señales o pulsos se ve afectada mayoritariamente por ruido electromagnético, dando

la posibilidad de que una señal se vea afectada y por tanto el receptor recibiría un dato

erróneo.

Fig.1 (señal de pulsos normal)

Cuando la señal se ve afectada por ruido (Fig.2), existe la posibilidad de que el ruido llegue

a un nivel extremo, donde la señal que corresponda a un cero (0), se transforme a 1, o

debido al ruido, un cero, no se interprete como tal, o simplemente el dato no se presente,

lo que significaría que el receptor, recibiría un paquete erróneo de información, sin

saberlo.

Fig.2 (Señal de Pulsos con ruido).

Comprobacio n dé Datos por Mé todo dé Paridad

Para que el receptor, sea capaz de detectar errores en el envío de los datos, se crea un

sencillo método que consiste en asignar un bit de paridad, a la cadena enviada para poder

comprobar si los datos recibidos son correctos, para que esto funcione, emisor y receptor

deben estar de acuerdo en que método van a utilizar para comprobar los datos.

Método paridad Par

En el método de paridad par, se cuentan la cantidad de 1s presentes en grupo de bits, si el

número de 1s es par se asigna un 0 en el bit de paridad, si la cantidad de 1s es impar, se

asigna un 1 como bit de paridad, dejando el grupo de bits, en un numero de 1s par, por

ejemplo: Si queremos enviar el código 1001000, el bit de paridad que corresponde es 0, ya

que el código presenta un numero par de 1s, por el contrario, si el código fuese 0100110,

el método incluiría en el bit de paridad un 1, para dejar el código con un numero de 1s

par.

Método de paridad Impar

Al inverso que el método par, el impar asigna un bit de paridad a un código cuyo número

de 1s sea par y un 0 a cuyo código presente un número de 1s impar.

Como podemos apreciar, en el método par el objetivo es que el código final sea par de

acuerdo a la cantidad de 1s y el impar lo contrario.

Circuito Lo gico

Para poder realizar un circuito que asigne y compruebe el método seleccionado por

emisor y receptor, es necesario construir la tabla de verdad de acuerdo a la cantidad de

bits que necesitemos enviar, tomaremos para ello, un código de 4 bits.

Tabla de Verdad

A B C D Paridad Par Paridad Impar

0 0 0 0 0 1

0 0 0 1 1 0

0 0 1 0 1 0

0 0 1 1 0 1

0 1 0 0 1 0

0 1 0 1 0 1

0 1 1 0 0 1

0 1 1 1 1 0

1 0 0 0 1 0

1 0 0 1 0 1

1 0 1 0 0 1

1 0 1 1 1 0

1 1 0 0 0 1

1 1 0 1 1 0

1 1 1 0 1 0

1 1 1 1 0 1

Podemos anticipar, con solo observar la tabla de verdad, que la salida generada con la

paridad impar, es el estado anterior negado, de la paridad par.

Para poder obtener las ecuaciones correspondientes y generar el circuito, deberemos

hacer uso de los mapas de Karnaugh

Mapa de Karnaugh Paridad PAR

.

Se aprecia claramente, que la disposición para las ecuaciones que entrega Karnaugh,

corresponden a compuertas XOR.

Mapa de Karnaugh Paridad IMPAR

Como se pudo apreciar previamente en la tabla de verdad, el bit de paridad utilizando la

paridad impar, correspondía al estado anterior negado de la paridad par, esto lo podemos

comprobar al simplificar el mapa de Karnaugh, para paridad impar, lo que arroja

inmediatamente compuertas XOR Negadas.

Generador / Comprobador

Con las ecuaciones obtenidos estamos ya posibilitados para construir el circuito que

permitirá añadir el bit de paridad, se abarcaran en este informe, ambos circuitos.

Generador Paridad Par

A

B

C

D

Comprobador Paridad Par

BP>

A>

B>

C>

D>

Cada compuerta XOR, se encarga

de comprobar la paridad Impar de

2 Bits, la mezcla de estas permiten

generar, el bit de paridad par que

se envía junto a los datos.

Bit de Paridad

+

Información (4 Bits)

1 = Error

0 = Sin error.

No es de extrañarse que ambos circuitos empleen compuertas XOR, considerando que,

cada compuerta XOR, opera de manera que produce una salida 1 si un número impar de

sus entradas son 1 y 0 si ambas entradas son 1.

Para producir un generador/comprobado IMPAR, y como quedó demostrado a través de

la tabla de verdad y mapas de Karnaugh, basta solo con negar la salida obtenida en el

generador/comprobador PAR para que este invierta su funcionamiento, lo que fue

comprobado a través de simulación realizada en software de diseño PROTEUS.

Simulación en Proteus

El funcionamiento del circuito en el simulador es como de esperar muy sencillo, este se

diseño tanto para comprender el funcionamiento del generador de bit de paridad (PAR e

IMPAR), como para simular un error en el receptor.

Ejemplo

Queremos enviar el código 0000, como el 0 es un numero par, según la teoría de paridad

del cero, el generador de bit par, asigna un 0 en el bit correspondiente, no así el de

paridad impar, que asigna un 1, según lo explicado anteriormente. Como se aprecia en la

imagen, el comprobador (receptor) recibe el número 0000, sin errores, ya sus bits de

paridad indicaron lo correcto.

En la segunda imagen, deliberadamente, generamos un error en el receptor, donde el

primer 0 y supuestamente por ruido, se transformó en un 1 lógico. Como es de esperar,

ambos circuitos de comprobación arrojan error, ya que, en el caso de paridad par, el

conjunto de bits recibidos indican que, el paquete de datos contiene un 0 como bit de

paridad, sin embargo, los datos recibidos, no son consistentes ya que contienen solo un 1,

por lo tanto el error se refleja en la salida del comprobador.

El mismo caso para el comprobador impar, se genera un error en el primer bit del dato, y

como el paquete de datos enviado corresponde a un 1 de paridad impar y el dato contiene

un 1, cuando no debería tenerlo, avisa a través de su salida que existe un error.

Conclusio n

Uno podría pensar en que este sistema es infalible, pero presenta desventajas que hacen

necesario, utilizar otro tipo de comprobación de datos, ya que este sistema solo detecta el

error, siempre y cuando sea solo un bit el que falle, y tampoco puede reparar el error, sino

que solo se limita a pedir nuevamente el último paquete que fallo.

Existen técnicas más avanzadas que pueden incluso asegurar la integridad del paquete

enviado, siendo estas las más habitualmente utilizadas, como los checksum, que

funcionan realizando comprobaciones de valor hash al inicio y final del envío, tipos como

ADLER 32, CRC, Fletcher entre otros.

El siguiente estudio permitió comprender la naturaleza básica en como la perdida de

información puede ser tratada y mejorada a través de varios métodos disponibles.

Bibliografí a

-PEARSON EDUCACION. 2007. Sistemas Digitales, Principios y Aplicaciones. México. 939P.

-PARIDAD DEL CERO. Wikipedia. http://es.wikipedia.org/wiki/Paridad_del_cero