1

Frequenz Synthese

© Roland Küng, 2013

Keith Emerson’s Moog Synthesizer

2

Motivation Synthesizer

20…800 MHz

LO

Carrier

Kernspin Tomograph (MRT, MRI)

3

Motivation Synthesizer

Quad band GSM (800/900/1800/2100 MHz), WiMAX Basestation (2.6/3.5 GHz)

4

Historische Synthese

Bsp. CB – Funk 47 MHz

5

Moderne Synthese

NCODDSPLL

PLL PLL

XO

PLL = Phase Locked LoopDDS = Direct Digital SynthesisNCO = Num. Controlled OscillatorXO = Quartz Oscillator

6

Phase Locked Loop Synthese

Einfaches Grundprinzip: Regelkreis für Phase/Frequenz

Gesucht: Quarzstabilität aber variable Frequenz incl. RF

7

Phasen- Detektor (PD)Loop Filter (LF)

Solange fR ≠f0: Mittelwert am Ausgang gleich Null � d.h. nicht Frequenz-sensitiv

Für fR= f0 gilt jedoch: )sin(BAv R0d ϕ−ϕ⋅⋅=

f0

vom XTAL

vom VCO

zum VCO

fRfR – f0

fR – f0 fR + f0

PD LF

sin(2πf0t+ϕ0)

cos(2πfRt+ϕR) sin(2π(f0-fR)t+ϕ0- ϕR)

vd

8

Linearer Phasen-Detektor

sin(2πf0t+ϕ0)

cos(2πfRt+ϕR)

fR = f0

• Je nach benötigter DC Spannung um den VCO auf f0 zu bringen,stellt sich der passende Phasenfehler zu fR ein.

• Bei hoher Loop Verstärkung sind VCO und Referenz fast 900 versetzt

)sin(BA)sin(BAv eR0d θ⋅⋅=ϕ−ϕ⋅⋅=

• Nachteil: Gain KPD abhängig von Amplituden A und B der Signale

Vd

• Vd besteht aus DC-Anteil und Anteil mit Frequenz 2·f0• Tiefpass Filterung (=Mittelung) entfernt 2·f0 Anteil

Kennlinie:

Mittelwert am Ausgangdv

R0e ϕ−ϕ=θ

)(V ed θ

KPD

9

Linearer Phasen-Detektor

sin(2πf0t+ϕ0)

cos(2πfRt+ϕR)

fR ≠ f0

• Vd besteht aus Anteilen mit Frequenzen fR - f0 und fR + f0• Tiefpass entfernt fR + f0 Anteil, es verbleibt mit ∆ω = 2·π·(fR - f0)• Im so genannten Lock-in Bereich |∆ω| < ∆ωL zieht den VCO direkt auf ωR• Ist |∆ω| > ∆ωL schwingt der PLL nicht schnell genug ein, es findet aber bis zu max. ∆ωP ein Ziehvorgang (Pull-in) statt, der mehrere Perioden dauert

• Der Bereich in dem der eingerastete PLL die Phase regeln kann (Hold) ist ±∆ωH

∆ωL < ∆ωP < ∆ωH

ωω0

dV

dV

∆ωL

∆ωP

∆ωH

KPD KF

dV

~

10

Praktische Phasen-Detektoren PD

Detektor Kennlinie gefiltert / Mittelwert

Vd ist ein Signal mit variablem Tastverhältnis

Vd ist ein Signal mit variablem Tastverhältnis

Gain PD Typ IMultiplier/EXOR

TPD(s) = KPD = VDD/π

11

Digitaler Phasen-Detektor PD

Nachteile: • Ist kein echter Frequenz-Detektor, d.h.• Rastet auch bei doppelter und mehrfacher Frequenz ein• Restsignal der Summenfrequenz am VCO Eingang � FM

Vorteil: Simple Digital Logik

Loop Filter

12

Phasen/Frequenz–Detektor: PFD

Gain PD Typ IIPFD

TPD(s) = KPD = VDD /4π

Basiert auf Flanken-Detektionmit Latch, D-Flip-Flops

VDDHigh Z0

UP

DOWN

VCO

VDD

0

Referenz

Phase Logic

OUT ist die meiste Zeitabgetrennt, hochohmig�

geringes Restsignal

13

Loop Filter (AVG)Charge Pump

PFD mit Charge Pump

Fall: fVCO > fREFSwitch UP/ zu und UP offenSwitch DN/ und DN toggelt

� C wird über Switch DN entladen� Freq. fVCO sinkt

VCO

Referenz

Phase Logic

Note: Switches Up/ und DN/ und OpAmp damit IREF immer fliessen kann

Gain PD Typ IIPFD

TPD(s) = KPD = 2IREF /4π

14

Voltage Controlled Oscillator VCO

z.B. Colpitts (Clapp) Oszillator in Kollektorschaltung

Tank

from PFD/Loop Filter

RF output

VAR0

VAR0

21

210 CC

CC

CC

CCC

LC2

1f

++

+=

π=

Cc Koppel-C

15

Programmable Synthesizer

Nachteil: Frequenz fest vorgegeben durch N

• Vergleichsfrequenz (hier 100 kHz) muss wegen des Phasendetektors im Niederfrequenz-Bereich liegend.h. VCO Frequenz wird geteilt auf die Vergleichsfrequenz

• RF-Teiler (Divider, Prescaler) haben aus techn. Gründen (Speed, Jitter) ein fixes Teilverhältnis R = N

R = 10

Loop Filter

fREF

16

Programmable Divider

R = M·N

fREF

• Tiefere Vergleichsfrequenz wählen (Loop wird langsamer!)• Fixer Prescaler plus Prog. Divider R = M·N

� Raster: M·fREF = M·30 kHz = 1.92 MHz� Ausgangsfrequenz M·N·fREF = N·1.92 MHz

Nachteil: Frequenz relativ grob

17

Modulus Divider

A< N

R = (M+1)A + M(N-A) = M·N + A

Bsp.: PD: fREF = 30 kHz N=207, A = 51, M=64 � R = 64 · 207 + 51 = 13299

� fo = 398.97 MHz

N=207, A = 52, M=64 � R = 64 · 207 + 52 = 13300� fo = 399.00 MHz

1. Prescaler uses /M+1until A = 0

2. Prescaler uses /Muntil N = 0

3. Pulse at Output4. Preset A, N

So geht’s:

� Raster = fREF = 30 kHz

18

Berechnungs-Prinzip: PLL

PLL:

VCO: Frequenz wirdintegriert zu Phase!

d.h. VCO nimmt900 Marge weg!

Design Task: Berechne VS(s) und stelle sicher, dass (mit Reserve) kein Oszillator entsteht

fREF

s1

Schnitt Schleifenverstärkung VS(s)

LF: unterdrückt Vergleichsfrequenz

KF(s)

ϕϕϕϕDIV

ϕREF

)s()s(

)s(Ve

DIVS ϕ

ϕ=

1800-180…-2700

-1800

-900

00

inverted

190.01 0.1 1 10 100

40

30

20

10

0

10

20

30

40

50

60

70

80

9090

40

20 log Vsi

.

Vs_margei

20 log Hi

.

20 log fi

.

79.5770.016 f

Berechnungs-Prinzip: PLL

Phasen Marge VS

VS

0dB / 00

Barkhausen Kriterium:

Feedback System stabil, wennmaximal 180 Grad Phasendrehung auftritt bis Schleifenverstärkung < 1 wird

• Die Phasen Marge ist die Reservephase bis zur Phase bei Schwingbedingung.

• Sie ermöglicht auch in der Praxis Stabilität, trotz unerwünschten Phasendrehungen durch Komponenten oder Layout

∫ Pol

Zero

20

Closed Loop Bandbreite

Loop Gain

Closed Loop(R=4500)

Phase Margin

• Closed Loop Bandbreite ist etwa gleich der Frequenz für die gilt: |VS | = 1

• Einschwingzeit ist umgekehrt proportional zu dieser Bandbreite:

Näherung

B/1~τ

)s()s(

)s(HREF

DIV

ϕϕ

=ϕ

case: f3 = 2 Hz , Reserve Faktor 4

0 dB

21

PLL 2nd Order Loop Filter LF

Relativ schlechte Filter um Vergleichstakt gut zu unterdrücken � RF: Rest FM im Spektrum. Mit PFD besser als mit EXOR PD

ii

1ω

=τ

Zeitkonstanten:

Mit 2. Ordnung ist es einfacher Stabilität zu erhalten

Note:For negative sign in KF(s) exchange PD inputs

)+s(+1s+1

)s(K21

2F ττ

τ=

1

2aF s+1

s+1K)s(K

ττ

−=

1

2F s

s+1)s(K

ττ

−=

Filter: Lag - Lead

22

Design PLL 2nd Order

PLL Daumenregel

• Wahl der Loop Bandbreite: f3 festlegen, f3

23

Loop Gain PLL 2nd Order

Vorteile Kompensation d.h. PLL 2. Ordnung:+ Stabilität kontrollierbar+ Unterdrückt Vergleichsfrequenz besser - zu geringe Bandbreite � Loop langsam- zu geringe Bandbreite � VCO Noise grösser

Spektrallinie Vergleichsfrequenz

)s(Ks

KKK)s(V F

VCOdivPDS =

The first-order loop (KF(s) = 1) has some drawbacks. If the PLL lowpass characteristic should suppress noise in the input signal, it is necessary to reduce the loop gain and to lower the cutoff frequency. However, the loop gain must be high to improve the response speed and the frequency synchronization range. These two requirements conflict and it is difficult to satisfy both at the same time in the first-order loop.

Wahl:Loop Bandbreite

24

Rest FM / Noise

Rest FM verursacht durch fR

Neuste Technik: Fractional Synthesizer erlauben fR > Frequenzraster

VCO noise wird innerhalb Loop Bandbreite ausgeregelt

Typ. Spektrum

Rauschanteile(locked)

25

Design Beispiel

Phasendetektor: Typ PFD Flanke, aussteuerbar über die volle Speisespannung VDD = 10 V.

[ ]V/rad0.796=4V=K

DDPD π

VCO: einstellbare untere Frequenz fl und obere Frequenz fu für Steuerspannungen Vl = 0 V und Vu = VDD = 10V . Für die Applikation mit 51.2 kHz wählt man zum Bsp. fl = 20 kHz und fu = 200 kHz

[ ]s

K)s(Trad/Vs101.13=

V-V

f-f2=K VCOVCO5

lu

luVCO =⋅π

Teiler: Division durch R = 512

5121

=N1

R1

=KDIV =

Loop Filter: Wahl lead-lag Filter mit KF(s):

)CR+CRs(+1CRs+1)s(K)s(T

21

2F ==

Eingesetzt in Formel für Loop Gain:

)CR+CRs(+1CRs+1

s101.13

5121

0.796=V21

25

S ⋅⋅

⋅⋅

Applikation: Referenz 100 Hz (Netz), Ausgangsfrequenz 51.2 kHz als Sampling Frequenz

fREF

KF(s)

KDIV

-90000…-90000

-1800

00

26

Design Beispiel

• Wahl f3 = 2 Hz (für ansprechende 100 Hz Unterdrückung)• Wahl C = 6.8 µF• Wahl Faktor 4 für Daumenregel

1)CR+CRs(+1

CRs+1

s101.13

5121

0.796=)f2js(V21

25

3S =⋅⋅

⋅⋅π= � R1+R2 = 680 kΩ

Marge = Differenz zu 1800

74.50

Plot z.B. mit MATLAB, Mathcad…

CR21

5.04f

f2

32 ⋅π

=== � R2 = 47 kΩ

lVSl = 1

27

RF Synthesizer: 3rd Order PLL

2nd order LF

VCO

PFD

PFD & 2nd order LF

fREF

VCO

28

Alle Übertragungsfunktionen

)s(K)sT1(Ts

sT1

)CC

CCsR1)(CC(s

CsR1)s(i

)s(v)s(T F

23

1

21

21121

110 =+

+=

+++

+==

)VV(

)ff(2

s

1

s

K (s)T

lowhigh

lowhighVCOVCO −

−π==

NM1

R1

K)s(T divDIV ===

π⋅

==4I2

K)s(T REFPDPD

)sT1(sT)sT1(

sK

KK)s(Ks

KKK)s(V

23

1VCOdivPDF

VCOdivPDS +

+==

32div

VCOPD

32div

1VCOPD

2

23

32

1VCOPD

r

0

TTKKK

TTKTKK

sTs

s

TT)sT1(KK

)s()s(

)s(H+++

+

=θθ

=θ

Loop Filter 2nd O.

VCO

Divider

Phase Detector PFD

Loop Gain

Closed Loop

3rd Order PLL

KF(s)

KDIV

Filter: Lead - Lag

29

Bode Plot PLL 3rd Order

)sT1(T)sT1(

s1

KKK)s(Ks

KKK)s(V

23

12VCOdivPDF

VCOdivPDS +

+==

Remember Barkhausen !

• 3. Ordnung regelt Phasenfehler zu Null• Lead Lag Reihenfolge im Filter statt Lag Lead

Loop Gain

Closed Loop(R=1)

Phase Margin

30

Digitale Synthese

31

Motivation Digitale Synthese

Folgen des Regelkreises: - keine Phasenkontinuität bei Frequenzwechsel- Frequenzraster nicht beliebig genau- Jitter durch ständiges regeln- Benötigt „viel“ Zeit für Frequenzänderung- Stabilitätsprobleme

Alternative ?

32

Motivation Digitale Synthese

• Phasen Kohärenz bei Frequenzwechsel• Instantane Frequenzwechsel ohne Einschwingen• Garantierte Stabilität – kein Loop• Feinste Auflösungen unabhängig von Einschwingzeit• Hochlineare Sweeps• Präzise Modulationen für digitale Datenübertragung• Kostengünstig bis 100 MHz, erhältlich bis 3.5 GHz

Bsp. Messung chem./phys. Grössen über Amplituden/Phasen-Veränderung in Sensor

33

Direct Digital Synthesis

M2f=f

t2

M

=dtd

Nclk

outclk

N

⋅=φ

Time

y-Value

2N Points

34

Direct Digital Synthesis

fclkM

Nclk

2f

df

AuflösungFrequenz

=

−

Note: AC = Accumulator, Speicher

35

Alternative zu ROM: Berechnung mit Approximationen (Taylorreihe…..)Vereinfachung: Speicherung Viertelperiode plus Vorzeichen-/Adresslogik

Direct Digital Synthesis

N

36Bsp. Analog Devices AD9834: N = 28, P = 12, W = 10, fclk ≤ 50 MHz

Direct Digital Synthesis

N P

W

fclk

37

Auflösungen (typ. Werte)

N

clk

2

fFrequenz =: W2

FS:Amplitude =

N = 32, fclk = 400 MHz�93 mHz

P

0

2

360Phase =:

P = 12 �88 mDeg

W = 10, FS = 2 Vpp�1.95 mV

W

FS = Full Scale

38

Grenzen der Implementation

Alias Grenze

W

5 Hauptquellen von Nebenwellen (Spurious)

AMP ANALOG NOISE

39

W2

FS2

LSB22

212

V

12

V

12

qN

⋅===

Quantisierungsrauschen DAC

DAC Rauschleistung durch Amplitudenquantisierung wird (Power Density � slide 41):

[V2]d

BF

SFS = Full Scale = 2W·VLSB

VFS = max(VPeakPeak) = 2·√2·max(Vrms)Log. Darstellung: Cosinus bezogen auf dBFS:

0 dBFS = 20·log[max(Vrms)]W2rms

2

212)V(max8

N⋅

⋅= 76.1W02.6N −⋅−=

traditionell

[dBFS]

40

Grenzen der Implementation

AM Spurious AM Noise

DAC Quantisierung erzeugt AM Rauschen oder AM Spurious,abhängig von DAC Auflösung W und Verhältnis fclk/fout

BestWorst

dB

FS

dB

FS

Best Case: DAC AM Rauschleistungsdichtein Bandbreite fclk/2

⋅−−⋅−=2f

log1076.1W02.6NoiseFloor clk [dBFS/Hz]

Bsp: W = 12 Bit, fclk = 80 MHz, 8192 FFT, RWB = 10 kHz

fout = 2.0000 MHz fout = 2.0111 MHz

Rare Worst Case: DAC AM Spurious

Empirische Abschätzung:

Noise: -105 dBc

Level = -6.02·W [dBFS]

41

Grenzen der Implementation

Anschauungs-Modell

N = 8 � 256 PkteROM Size P = 5 � Quantisierung auf 32 AbtastwerteTuning Word: M

� unerwünschte Phasenmodulation

Best Case: M = 8, 16, 32, 64, 128 Worst Case M = 4,12, 20, ….

Truncate to

Quantisierung der Phasenauflösung

42

Grenzen der Implementation

Worst Case: ROM PM spurious

Empirische Abschätzung:

1PNPN 2)2,M(GGT −−− =PNPN 2)2,M(GGT −− =

ReferenceLevel (rms):

Notes: GGT = grösster gemeinsamer Teiler

)8/Vlog(10

dB02FS

FS

⋅

=

dB

FS

dB

FS

Bsp.: P =12, N = 28, W = 10, fclk= 50 MHz

Best Worst

Quantisierung ROM Phase erzeugt PM Spurious,abhängig von Phasenauflösung P und GGT(M,2N-P)

Rare Best Case: no ROM PM noise

AM Noise

PM Spurious

Harmonics

Level = -6.02·P + 4 [dBFS]

43

Charakterisierung: Noise Floor, Spurious

DAC

Noise Density (Floor) [dBFS /Hz]:

� Messwert - 10·log (BW)

Noise Level für SNR Bestimmung:

���� Noise Density + 10·log(fs/2)

Notes: Annahme Quantisierungsrauschen ist weiss bis fs/2; SNR = Signal/Noise Ratio

W W

fsfs/2

2/f12

V

s

2LSB

⋅

SNR

W=12BW = 1 kHz, fs =4 MHz

f

Full Scale

Messwert: Density in BW

74 dB = 6.02·W+1.76

rms

-

-

-

-

-

-

Noise Density-137 dBFS/Hz

10·log(BW)

BW2

flog10 s

⋅⋅

44

Mysterium Quantisierung bei DDS

Beispiel 1 kHz Sinus, Abtastrate 44 kHz, 4 LSB Peak-Peak Amplitude:

Der Fehler durch die Quantisierung periodisch:

� Linienspektrum Harmonische und deren Aliase� Noise Floor tiefer als Theoriewert

Signal Periodischer Fehler

Spektrum

Applikation: fs und fo sind oft fixe Grössen… mit Folgen

Hier: 0 dB = theor. Noise Floor

45

Dithering bei P und W

Bsp. Dithering beim DAC

Addiere Dithering Signal (Pseudo Noise LSB)

• am Input der Lookup Table (Phase Dithering P) • oder/und am DAC Input (Amplitude Dithering W)• Löst diskrete Störlinien auf, welche von Quantisierung von P und W herrühren• Addiert im Gegenzug etwas weisses Rauschen dazu

PW

46

Mysterium Quantisierung bei DDS

Beispiel 1 kHz Sinus, Abtastrate 44 kHz, 4 LSB Peak-Peak Amplitude:

Der Fehler durch die Quantisierung mit Ditheringist nun statistisch unabhängig:

� Noise Floor etwas höher als Theorie� Spurious Linien verschwinden

Signal Statistischer Fehler durch Dithering

Spektrale Dichte

Applikation: fs und fo sind oft fixe Grössen… mit Folgen

Hier: 0 dB = theor. Noise Floor

47Source: Analog Dialogue 31-3 (1997), Dave Robertson, Analog Devices

SFDR Spurious Free Dynamic Range

3.5 MHz 21.5 MHz 28.5 MHz

46.5 MHz

7

10.5 25 MHz

18

14.5

fsig = 3.5 MHzfclk = 25 MHz

-- Fundamental-- Images, Alias-- Harmonics-- Harmonic Alias-- Clock-- White noise

(PM, AM)

48

Ausgangsspektrum DAC

- Filterung empfehlenswert für gute Signalqualität- Möglichkeit vorhanden Images herauszufiltern (unter SNR Verlust)

49

DDS Filterung (Nyquist)

DAC als Filter: - Filterung am Ausgang notwendig- Bei hohen Frequenzen nur LC-Filter tauglich- Ev. Amplitudenkorrektur notwendig (im ROM)

1/fc

Note: sinX/X Kurve linear gezeichnet

50

Rekonstruktionsfilter (AIF)

Filter Spezifikation

Für schnelle DAC (> 10 MHz): Nur LC-Filtertechnologie tauglich

Relaxed

Note: sinX/X Kurve linear gezeichnet

51

DDS Filterung Alias mit Bandpass

Voraussetzungen: extrem stabiler Mastertakt (ultra low Jitter)gutes LC oder SAW Bandpass Filter mit Q >>100

Ziel: Erzeugung RF-Frequenz mit i·fclk ± fout

13 dB

18 dB

52

Applikation FSK Modulation

• Modulation in modernen Funkchips: z.B. Bluetooth GFSK…• Genauso ist Phasenmodulation möglich via Phase Register (BPSK, QPSK…)z.B. WLAN, optische Datenübertragung…

Switch M between M0 und M1

53

Applikation I/Q Conversion

• Exakte Quadratur garantiert• Präzise Kompensation von Phasenfehlern der Mischer mit ∆ϕ möglich

• Vorsicht mit LC Filter nach den Mischern:Erhaltung Gleichlauf des Phasenganges wird schwierig

Verarbeitung komplexer Signale

Anwendung v.a. in HF- und Nachrichtentechnik

54

Applikation RF Synthesizer

• Bruchteil Teiler (Fractional Divider) erlaubt hohe Vergleichsfrequenz• PLL Loop Design nicht direkt von Kanalraster abhängig�Schnellere Einschwingzeit

32REFOUT 2

MPff ⋅⋅=

Divide-By-P

fREF

fOUT

55

Applikation RF Synthesizer

• Fout = N ·fREF• Beliebige Referenzfrequenz mit Auflösung fclk/2N einstellbar• Ermöglicht Einsatz ganzzahliger RF- Teiler• fout/N unabhängig von Kanalraster � hohe Vergleichsfrequenz möglich� PLL kann schnell gemacht werden

REFOUT ·f N F =